Время закрытия

Эта статья поднимает множество проблем. Пожалуйста, помогите улучшить его или обсудите эти проблемы на странице обсуждения . ( Узнайте, как и когда удалить эти сообщения-шаблоны )

Эта статья может быть слишком технической, чтобы ее могло понять большинство читателей . Пожалуйста, помогите улучшить его, чтобы он был понятен неспециалистам , не удаляя технических деталей. ( Апрель 2012 г. ) ( Узнайте, как и когда удалить этот шаблон сообщения )

Эта статья не предоставляет достаточного контекста для тех, кто не знаком с предметом . Пожалуйста, помогите улучшить статью , предоставив читателю больше контекста . ( Апрель 2012 г. ) ( Узнайте, как и когда удалить этот шаблон сообщения )

( Узнайте, как и когда удалить этот шаблон сообщения )

Сроки закрытия является процесс , при котором логическая конструкция , состоящая из примитивных элементов , таких как комбинаторное логических вентилей ( and, or, not, nand,norи т. д.), а последовательные логические элементы (триггеры, защелки, запоминающие устройства) модифицируются в соответствии с его временными требованиями. В отличие от компьютерной программы, где нет явной задержки для выполнения вычислений, логические схемы имеют собственные и четко определенные задержки для передачи входных сигналов на выходы. В простых случаях пользователь может вычислить задержку пути между элементами вручную. Если в дизайне больше десятка или около того элементов, это непрактично. Например, временная задержка на пути от выхода D-триггера через комбинаторные логические элементы до следующего входа D-триггера должна удовлетворять (быть меньше) временному периоду между синхронизирующими тактовыми импульсами для двух шлепки. Когда задержка прохождения элементов больше, чем время тактового цикла, считается, что элементы находятся на критическом пути.. Схема не будет работать, если задержка пути превышает задержку цикла тактовой частоты, поэтому изменение схемы для устранения сбоя синхронизации (и устранения критического пути) является важной частью задачи разработчика логики. Критический путь также определяет максимальную задержку во всех множественных путях регистр-регистр, и она не должна быть больше, чем время тактового цикла. После выполнения временного замыкания одним из методов улучшения характеристик схемы является вставка регистра между комбинационным путем критического пути. Это может улучшить производительность, но увеличивает общую задержку (максимальное количество регистров от входа до выхода) схемы.

Часто изменения логической схемы обрабатываются пользовательскими инструментами EDA на основе директив временных ограничений, подготовленных проектировщиком. Этот термин также используется для обозначения цели, которая достигается, когда такая конструкция достигла конца потока и ее временные требования удовлетворены.

Основными этапами процесса проектирования, которые могут быть задействованы в этом процессе, являются логический синтез , размещение , синтез дерева часов и маршрутизация . С существующими технологиями все они должны быть осведомлены о времени, чтобы проект должным образом соответствовал его требованиям к времени, но с технологиями в диапазоне микрометров только логический синтез инструменты EDA имели такую предпосылку.

Тем не менее, даже если понимание времени было распространено на все эти шаги, начиная с хорошо установленных принципов, используемых для логического синтеза, две фазы, логическая и физическая, процесса закрытия синхронизации традиционно обрабатываются разными группами разработчиков и разными инструментами EDA. Компилятор дизайна от Synopsys, компилятор Encounter RTL от Cadence Design Systems и BlastCreate от Magma Design Automation являются примерами инструментов логического синтеза. Компилятор IC от Synopsys, SoC Encounter от Cadence Design Systems и Blast Fusion от Magma Design Automation являются примерами инструментов, способных к размещению с учетом времени, синтезу дерева часов и маршрутизации и, следовательно, используемых дляфизическое закрытие по времени .

Когда пользователю требуется, чтобы схема соответствовала исключительно сложным временным ограничениям, может потребоваться использование программ машинного обучения ^[1] , таких как InTime от Plunify, чтобы найти оптимальный набор параметров конфигурации инструмента для синтеза, отображения, размещения и маршрутизации ПЛИС, которые гарантирует, что цепь замкнет время.

Требование по времени необходимо преобразовать в статическое ограничение по времени, чтобы инструмент EDA мог его обработать.

Смотрите также

использованная литература

Phy-TC.Com . Эта статья взята из документа « Время закрытия » Алессандро Убера.

^ Yanghua, Que (2016). «Повышение сходимости закрытия по времени с помощью выбора функций в подходе, основанном на обучении» (PDF) . Архивировано из оригинального (PDF) 18 сентября 2017 года.

[1] Yanghua, Que (2016). «Повышение сходимости закрытия по времени с помощью выбора функций в подходе, основанном на обучении» (PDF) . Архивировано из оригинального (PDF) 18 сентября 2017 года.

[1]