Это список микроархитектура на основе ARM семейства наборов инструкций , разработанных ARM Holdings и 3 сторон, отсортировано по версии инструкции ARM набора, выпуск и названия. В 2005 году ARM представила сводку по многочисленным поставщикам, которые реализуют ядра ARM в своих проектах. [1] Кейл также предоставляет несколько более новую сводку поставщиков процессоров на базе ARM. [2] ARM также предоставляет диаграмму [3], отображающую обзор линейки процессоров ARM с производительностью и функциональностью в сравнении с возможностями для более поздних семейств ядер ARM.
Ядра ARM
Разработано ARM
Семья ARM | ARM архитектура | Ядро ARM | Характерная черта | Кэш (I / D), MMU | Типичный MIPS @ МГц | Справка |
---|---|---|---|---|---|---|
ARM1 | ARMv1 | ARM1 | Первая реализация | Никто | ||
ARM2 | ARMv2 | ARM2 | ARMv2 добавил инструкцию MUL (умножение) | Никто | 4 MIPS при 8 МГц 0,33 DMIPS / МГц | |
ARMv2a | ARM250 | Интегрированный MEMC (MMU), графический процессор и процессор ввода-вывода. ARMv2a добавил инструкции SWP и SWPB (своп) | Нет, MEMC1a | 7 MIPS @ 12 МГц | ||
ARM3 | ARMv2a | ARM3 | Первый интегрированный кэш памяти | 4 КБ унифицированный | 12 MIPS при 25 МГц 0,50 DMIPS / МГц | |
ARM6 | ARMv3 | ARM60 | ARMv3 первым поддерживает 32-битное адресное пространство памяти (ранее 26-битное). ARMv3M сначала добавил длинные инструкции умножения (32x32 = 64). | Никто | 10 MIPS при 12 МГц | |
ARM600 | Как ARM60, кэш и шина сопроцессора (для блока с плавающей запятой FPA10) | 4 КБ унифицированный | 28 MIPS @ 33 МГц | |||
ARM610 | Как ARM60, кэш, без шины сопроцессора | 4 КБ унифицированный | 17 MIPS при 20 МГц 0,65 DMIPS / МГц | [4] | ||
ARM7 | ARMv3 | ARM700 | 8 КБ унифицированный | 40 МГц | ||
ARM710 | Как и ARM700, без шины сопроцессора | 8 КБ унифицированный | 40 МГц | [5] | ||
ARM710a | Как ARM710 | 8 КБ унифицированный | 40 МГц 0,68 DMIPS / МГц | |||
ARM7T | ARMv4T | ARM7TDMI (-S) | Трехступенчатый конвейер, Thumb, ARMv4 первым отказался от устаревшей 26-разрядной адресации ARM | Никто | 15 MIPS при 16,8 МГц 63 DMIPS при 70 МГц | |
ARM710T | Как и ARM7TDMI, кеш | 8 КБ унифицированный, MMU | 36 MIPS @ 40 МГц | |||
ARM720T | Как и ARM7TDMI, кеш | Унифицированный 8 КБ, MMU с FCSE (расширение для быстрого переключения контекста) | 60 MIPS при 59,8 МГц | |||
ARM740T | Как и ARM7TDMI, кеш | MPU | ||||
ARM7EJ | ARMv5TEJ | ARM7EJ-S | Пятиступенчатый конвейер, Thumb, Jazelle DBX, улучшенные инструкции DSP | Никто | ||
ARM8 | ARMv4 | ARM810 | 5-этапный конвейер, статическое предсказание ветвлений, память с двойной полосой пропускания | 8 КБ унифицированный, MMU | 84 MIPS при 72 МГц 1,16 DMIPS / МГц | [6] [7] |
ARM9T | ARMv4T | ARM9TDMI | 5-ступенчатый конвейер, Thumb | Никто | ||
ARM920T | Как ARM9TDMI, кеш | 16 КБ / 16 КБ, MMU с FCSE (расширение для быстрого переключения контекста) | 200 MIPS @ 180 МГц | [8] | ||
ARM922T | Как и ARM9TDMI, кеши | 8 КБ / 8 КБ, MMU | ||||
ARM940T | Как и ARM9TDMI, кеши | 4 КБ / 4 КБ, MPU | ||||
ARM9E | ARMv5TE | ARM946E-S | Большой палец, расширенные инструкции DSP, кеши | Переменная, тесно связанная память, MPU | ||
ARM966E-S | Большой палец, улучшенные инструкции DSP | Нет кеша, TCM | ||||
ARM968E-S | Как ARM966E-S | Нет кеша, TCM | ||||
ARMv5TEJ | ARM926EJ-S | Thumb, Jazelle DBX, расширенные инструкции DSP | Переменная, TCM, MMU | 220 MIPS @ 200 МГц | ||
ARMv5TE | ARM996HS | Бесчасовой процессор, как ARM966E-S | Нет кешей, TCM, MPU | |||
ARM10E | ARMv5TE | ARM1020E | 6-ступенчатый конвейер, Thumb, расширенные инструкции DSP, (VFP) | 32 КБ / 32 КБ, MMU | ||
ARM1022E | Как ARM1020E | 16 КБ / 16 КБ, MMU | ||||
ARMv5TEJ | ARM1026EJ-S | Thumb, Jazelle DBX, расширенные инструкции DSP, (VFP) | Переменная, MMU или MPU | |||
ARM11 | ARMv6 | ARM1136J (F) -S | 8-этапный конвейер, SIMD , Thumb, Jazelle DBX, (VFP), расширенные инструкции DSP, невыровненный доступ к памяти | Переменная, MMU | 740 @ 532–665 МГц (i.MX31 SoC), 400–528 МГц | [9] |
ARMv6T2 | ARM1156T2 (F) -S | 9-этапный конвейер, SIMD , Thumb-2, (VFP), улучшенные инструкции DSP | Переменная, MPU | [10] | ||
ARMv6Z | ARM1176JZ (F) -S | Как ARM1136EJ (F) -S | Переменная, MMU + TrustZone | 965 DMIPS @ 772 МГц, до 2600 DMIPS с четырьмя процессорами | [11] | |
ARMv6K | ARM11MPCПодробнее | Как ARM1136EJ (F) -S, 1–4-ядерный SMP | Переменная, MMU | |||
SecurCore | ARMv6-M | SC000 | Как Cortex-M0 | 0,9 DMIPS / МГц | ||
ARMv4T | SC100 | Как ARM7TDMI | ||||
АРМв7-М | SC300 | Как Cortex-M3 | 1,25 DMIPS / МГц | |||
Кортекс-М | ARMv6-M | Cortex-M0 | Профиль микроконтроллера, большая часть Thumb + немного Thumb-2, [12] инструкция аппаратного умножения (необязательно small), дополнительный системный таймер, дополнительная память с полосой пропускания бит | Дополнительный кеш, без TCM, без MPU | 0,84 DMIPS / МГц | [13] |
Кортекс-М0 + | Профиль микроконтроллера, большая часть Thumb + немного Thumb-2, [12] инструкция аппаратного умножения (необязательно small), дополнительный системный таймер, дополнительная память с полосой пропускания бит | Дополнительный кеш, без TCM, дополнительный MPU с 8 регионами | 0,93 DMIPS / МГц | [14] | ||
Кортекс-М1 | Профиль микроконтроллера, большая часть Thumb + немного Thumb-2, [12] инструкция аппаратного умножения (необязательно маленькая), опция ОС добавляет указатель стека SVC / банка, дополнительный системный таймер, память с полосой пропускания битов | Дополнительный кэш, 0–1024 КБ I-TCM, 0–1024 КБ D-TCM, без MPU | 136 DMIPS @ 170 МГц, [15] (0,8 DMIPS / МГц в зависимости от FPGA) [16] | [17] | ||
АРМв7-М | Cortex-M3 | Профиль микроконтроллера, Thumb / Thumb-2, аппаратные инструкции умножения и деления, дополнительная память с полосой пропускания бит | Дополнительный кеш, без TCM, дополнительный MPU с 8 регионами | 1,25 DMIPS / МГц | [18] | |
ARMv7E-M | Cortex-M4 | Профиль микроконтроллера, Thumb / Thumb-2 / DSP / дополнительный VFPv4-SP FPU с одинарной точностью , аппаратные инструкции умножения и деления, дополнительная память с полосой бит | Дополнительный кеш, без TCM, дополнительный MPU с 8 регионами | 1,25 DMIPS / МГц (1,27 с FPU) | [19] | |
Cortex-M7 | Микроконтроллер профиль, Thumb / Thumb-2 / DSP / факультативная VFPv5 одинарной и двойной точности FPU , метизы умножения и деления инструкции | 0–64 КБ I-кеш, 0–64 КБ D-кэш, 0–16 МБ I-TCM, 0–16 МБ D-TCM (все это с дополнительным ECC), дополнительный MPU с 8 или 16 областями | 2,14 DMIPS / МГц | [20] | ||
Базовый уровень ARMv8-M | Кортекс-М23 | Профиль микроконтроллера, Thumb-1 (большинство), Thumb-2 (некоторые), Divide, TrustZone | Дополнительный кеш, без TCM, дополнительный MPU с 16 регионами | 0,99 DMIPS / МГц | [21] | |
ARMv8-M Основная линия | Cortex-M33 | Профиль микроконтроллера, большой палец-1, большой палец-2, насыщенный, DSP, разделение, FPU (SP), TrustZone, сопроцессор | Дополнительный кеш, без TCM, дополнительный MPU с 16 регионами | 1,50 DMIPS / МГц | [22] | |
Cortex-M35P | Профиль микроконтроллера, большой палец-1, большой палец-2, насыщенный, DSP, разделение, FPU (SP), TrustZone, сопроцессор | Встроенный кэш (с опцией 2–16 КБ), I-cache, без TCM, дополнительный MPU с 16 областями | 1,50 DMIPS / МГц | [23] | ||
ARMv8.1-M Основная линия | Cortex-M55 | [24] | ||||
Cortex-R | ARMv7-R | Cortex-R4 | Профиль в реальном времени, Thumb / Thumb-2 / DSP / дополнительный VFPv3 FPU , аппаратное умножение и дополнительные инструкции деления, дополнительная проверка четности и ECC для внутренних шин / кеша / TCM, 8-ступенчатая конвейерная двухъядерная синхронизация с логикой сбоя | 0–64 КБ / 0–64 КБ, 0–2 из 0–8 МБ TCM, опц. MPU с 8/12 регионами | 1,67 DMIPS / МГц [25] | [26] |
Cortex-R5 | Профиль в реальном времени, Thumb / Thumb-2 / DSP / дополнительный VFPv3 FPU и точность, аппаратное умножение и дополнительные инструкции деления, дополнительная проверка четности и ECC для внутренних шин / кеша / TCM, 8-ступенчатый конвейер, двухъядерный рабочий процесс с синхронизацией логика сбоя / опционально, как 2 независимых ядра, периферийный порт с низкой задержкой (LLPP), порт когерентности ускорителя (ACP) [27] | 0–64 КБ / 0–64 КБ, 0–2 из 0–8 МБ TCM, опц. MPU с 12/16 регионами | 1,67 DMIPS / МГц [25] | [28] | ||
Cortex-R7 | Профиль в реальном времени, Thumb / Thumb-2 / DSP / дополнительный VFPv3 FPU и точность, аппаратное умножение и дополнительные инструкции деления, дополнительная проверка четности и ECC для внутренних шин / кеша / TCM, 11-ступенчатая конвейерная двухъядерная работа с синхронизацией шага с логика сбоев / выполнение вне очереди / динамическое переименование регистров / опционально как 2 независимых ядра, периферийный порт с малой задержкой (LLPP), ACP [27] | 0–64 КБ / 0–64 КБ,? 0–128 KB TCM, опц. МПУ с 16 регионами | 2,50 DMIPS / МГц [25] | [29] | ||
Cortex-R8 | TBD | 0–64 КБ / 0–64 КБ L1, 0–1 / 0–1 МБ TCM, опционально MPU с 24 областями | 2,50 DMIPS / МГц [25] | [30] | ||
ARMv8-R | Cortex-R52 | TBD | 0–32 КБ / 0–32 КБ L1, 0–1 / 0–1 МБ TCM, опционально MPU с 24 + 24 областями | 2,16 DMIPS / МГц [31] | [32] | |
Cortex-R82 | TBD | 16–128 КБ / 16–64 КБ L1, 64–1 МБ L2, 0,16–1 / 0,16–1 МБ TCM, opt MPU с 32 + 32 регионами | 3,41 DMIPS / МГц [33] | [34] | ||
Cortex-A (32-бит) | ARMv7-A | Cortex-A5 | Профиль приложения, ARM / Thumb / Thumb-2 / DSP / SIMD / Дополнительный VFPv4-D16 FPU / Дополнительный NEON / Jazelle RCT и DBX, 1–4 ядра / дополнительный MPCore, блок управления отслеживанием (SCU), общий контроллер прерываний (GIC) , порт когерентности ускорителя (ACP) | 4−64 КБ / 4−64 КБ L1, MMU + TrustZone | 1,57 DMIPS / МГц на ядро | [35] |
Cortex-A7 | Профиль приложения, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / Jazelle RCT и DBX / Аппаратная виртуализация, выполнение в порядке, суперскаляр , 1–4 ядра SMP, MPCore, большие расширения физических адресов (LPAE), отслеживание блок управления (SCU), общий контроллер прерываний (GIC), архитектура и набор функций идентичны A15, 8–10-ступенчатый конвейер, конструкция с низким энергопотреблением [36] | 8–64 КБ / 8–64 КБ L1, 0–1 МБ L2, MMU + TrustZone | 1,9 DMIPS / МГц на ядро | [37] | ||
Cortex-A8 | Профиль приложения, ARM / Thumb / Thumb-2 / VFPv3 FPU / NEON / Jazelle RCT и DAC, 13-ступенчатый суперскалярный конвейер | 16–32 КБ / 16–32 КБ L1, 0–1 МБ L2 опц. ECC, MMU + TrustZone | До 2000 (2,0 DMIPS / МГц при скорости от 600 МГц до более 1 ГГц ) | [38] | ||
Cortex-A9 | Профиль приложения, ARM / Thumb / Thumb-2 / DSP / Дополнительный VFPv3 FPU / Дополнительный NEON / Jazelle RCT и DBX, суперскалярная спекулятивная проблема с нарушением порядка , 1–4 ядра SMP, MPCore, блок управления отслеживанием (SCU), общий контроллер прерываний (GIC), порт когерентности ускорителя (ACP) | 16–64 КБ / 16–64 КБ L1, 0–8 МБ L2 опц. паритет, MMU + TrustZone | 2,5 DMIPS / МГц на ядро, 10000 DMIPS при 2 ГГц при оптимизированной производительности TSMC 40G (двухъядерный) | [39] | ||
Cortex-A12 | Профиль приложения, ARM / Thumb-2 / DSP / VFPv4 FPU / NEON / Аппаратная виртуализация, суперскалярная спекулятивная проблема с нарушением порядка , 1–4 ядра SMP, большие расширения физических адресов (LPAE), блок управления отслеживанием (SCU), общий контроллер прерываний (GIC), порт когерентности ускорителя (ACP) | 32−64 КБ | 3,0 DMIPS / МГц на ядро | [40] | ||
Cortex-A15 | Профиль приложения, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / целочисленное деление / объединенный MAC / Jazelle RCT / аппаратная виртуализация, суперскалярная спекулятивная проблема вне очереди , 1–4 ядра SMP, MPCore, большой физический адрес Расширения (LPAE), блок управления отслеживанием (SCU), общий контроллер прерываний (GIC), ACP, 15-24 этап конвейера [36] | 32 КБ с контролем четности / 32 КБ с ECC L1, 0–4 МБ L2, L2 с ECC, MMU + TrustZone | Не менее 3,5 DMIPS / МГц на ядро (до 4,01 DMIPS / МГц в зависимости от реализации) [41] | [42] | ||
Cortex-A17 | Профиль приложения, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / целочисленное деление / объединенный MAC / Jazelle RCT / аппаратная виртуализация, суперскалярная спекулятивная проблема с нарушением порядка , 1–4 ядра SMP, MPCore, большой физический адрес Расширения (LPAE), блок управления отслеживанием (SCU), общий контроллер прерываний (GIC), ACP | 32 КБ L1, 256–8 МБ L2 с дополнительным ECC | 2,8 DMIPS / МГц | [43] | ||
ARMv8-A | Cortex-A32 | Профиль приложения, AArch32, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, двойная выдача, конвейер по порядку | 8–64 КБ с дополнительным контролем четности / 8–64 КБ с дополнительным ECC L1 на ядро, 128–1 МБ L2 с дополнительным общим ECC | [44] | ||
Cortex-A (64-бит) | ARMv8-A | Cortex-A34 | Профиль приложения, AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, декодирование двух ширины, конвейер по порядку | 8–64 КБ с контролем четности / 8–64 КБ с ECC L1 на ядро, 128–1 МБ L2 общего доступа, 40-разрядные физические адреса | [45] | |
Cortex-A35 | Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, декодирование с 2 шириной, конвейер по порядку | 8–64 КБ с контролем четности / 8–64 КБ с ECC L1 на ядро, 128–1 МБ L2 общего доступа, 40-разрядные физические адреса | 1,78 DMIPS / МГц | [46] | ||
Cortex-A53 | Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, декодирование с 2 шириной, конвейер по порядку | 8–64 КБ с контролем четности / 8–64 КБ с ECC L1 на ядро, 128–2 МБ L2 совместно используемого, 40-разрядные физические адреса | 2.3 DMIPS / МГц | [47] | ||
Cortex-A57 | Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, суперскалярное декодирование с 3 шириной, сильно неупорядоченный конвейер | 48 КБ с контролем четности DED / 32 КБ с ECC L1 на ядро; 512 КБ – 2 МБ L2 совместно с ECC; 44-битные физические адреса | 4,1–4,5 DMIPS / МГц [48] [49] | [50] | ||
Cortex-A72 | Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, суперскаляр 3 ширины, конвейер с сильно нарушенным порядком действий | 48 КБ с контролем четности DED / 32 КБ с ECC L1 на ядро; 512 КБ – 2 МБ L2 совместно с ECC; 44-битные физические адреса | 4,7 DMIPS / МГц | [51] | ||
Cortex-A73 | Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, суперскаляр 2 ширины, конвейер с сильно нарушенным порядком | 64 КБ / 32–64 КБ L1 на ядро, 256–8 МБ L2 совместно с дополнительным ECC, 44-разрядные физические адреса | 4,8 DMIPS / МГц [52] | [53] | ||
ARMv8.2-А | Cortex-A55 | Профиль приложения, AArch32 и AArch64, 1–8 ядер SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, декодирование 2-ширины, конвейер порядка [54] | 16-64 КБ / 16-64 КБ L1, 256 КБ L2 на ядро, 4 МБ L3 совместно | [55] | ||
Cortex-A65 | Профиль приложения, AArch64, 1–8 ядер SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, суперскаляр декодирования шириной 2, проблема 3-ширины, конвейер вне очереди, SMT | [56] | ||||
Cortex-A65AE | Как и ARM Cortex-A65, добавляет двухъядерный блокировщик для приложений безопасности. | 64/64 КБ L1, 256 КБ L2 на ядро, 4 МБ L3 совместно | [57] | |||
Cortex-A75 | Профиль приложения, AArch32 и AArch64, 1–8 ядер SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, суперскаляр для декодирования 3 ширины, конвейер с сильно нарушенным порядком [58] | 64/64 КБ L1, 512 КБ L2 на ядро, 4 МБ L3 совместно | [59] | |||
Cortex-A76 | Профиль приложения, AArch32 (непривилегированный уровень или только EL0) и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, суперскалярное декодирование 4-ширины, 8-сторонняя проблема, 13-этапный конвейер, глубоко отсутствует заказной трубопровод [60] | 64/64 КБ L1, 256-512 КБ L2 на ядро, 512 КБ - 4 МБ L3 совместно | [61] | |||
Cortex-A76AE | Как и ARM Cortex-A76, добавляет двухъядерный блокировщик для приложений безопасности. | [62] | ||||
Cortex-A77 | Профиль приложения, AArch32 (непривилегированный уровень или только EL0) и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, суперскаляр декодирования с 4-полосной шириной, выборка инструкций с 6-ю шириной, 12-сторонняя проблема, 13-ступенчатый трубопровод, трубопровод глубоко вышедший из строя [60] | 1,5 КБ L0 MOPs, 64/64 КБ L1, 256-512 КБ L2 на ядро, 512 КБ - 4 МБ L3 совместно | [63] | |||
Cortex-A78 | [64] | |||||
Cortex-A78AE | Как и ARM Cortex-A78, добавляет двухъядерный блокировщик для приложений безопасности. | [65] | ||||
Cortex-X1 | Вариант Cortex-A78 с улучшенной производительностью | |||||
Cortex-A78C | [66] | |||||
Neoverse | Neoverse N1 | Профиль приложения, AArch32 (непривилегированный уровень или только EL0) и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, суперскалярное декодирование 4-ширины, 8-сторонняя отправка / выдача, 13-этапный конвейер, сильно вышедший из строя трубопровод [60] | 64/64 КБ L1, 512-1024 КБ L2 на ядро, 2-128 МБ L3 общего доступа, 128 МБ кэш-памяти системного уровня | [67] | ||
Neoverse E1 | Профиль приложения, AArch64, 1–8 ядер SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, суперскаляр декодирования шириной 2, выдача 3 ширины, конвейер 10 этапов, конвейер вне очереди, SMT | 32-64 КБ / 32-64 КБ L1, 256 КБ L2 на ядро, 4 МБ L3 совместно | [68] | |||
Семья ARM | ARM архитектура | Ядро ARM | Характерная черта | Кэш (I / D), MMU | Типичный MIPS @ МГц | Справка |
Поскольку Dhrystone - это синтетический тест, разработанный в 1980-х годах, он больше не отражает преобладающие рабочие нагрузки - используйте его с осторожностью.
Разработано третьими сторонами
Эти ядра реализуют набор инструкций ARM и были разработаны независимо компаниями, получившими архитектурную лицензию от ARM.
Основная семья | Набор инструкций | Микроархитектура | Характерная черта | Кэш (I / D), MMU | Типичный MIPS @ МГц |
---|---|---|---|---|---|
StrongARM ( цифровой ) | ARMv4 | SA-110 | 5-ступенчатый трубопровод | 16 КБ / 16 КБ, MMU | 100–233 МГц 1,0 DMIPS / МГц |
SA-1100 | производная СА-110 | 16 КБ / 8 КБ, MMU | |||
Фарадей [69] ( Технология Фарадея ) | ARMv4 | FA510 | 6-ступенчатый трубопровод | Кэш до 32 КБ / 32 КБ, MPU | 1,26 DMIPS / МГц 100–200 МГц |
FA526 | Кэш до 32 КБ / 32 КБ, MMU | 1,26 MIPS / МГц 166–300 МГц | |||
FA626 | 8-ступенчатый трубопровод | Кэш 32 КБ / 32 КБ, MMU | 1,35 DMIPS / МГц 500 МГц | ||
ARMv5TE | FA606TE | 5-ступенчатый трубопровод | Нет кеша, нет MMU | 1,22 DMIPS / МГц 200 МГц | |
FA626TE | 8-ступенчатый трубопровод | Кэш 32 КБ / 32 КБ, MMU | 1,43 MIPS / МГц 800 МГц | ||
FMP626TE | 8-ступенчатый конвейер, SMP | 1,43 MIPS / МГц 500 МГц | |||
FA726TE | 13-ступенчатый конвейер, двойной выпуск | 2,4 DMIPS / МГц 1000 МГц | |||
XScale ( Intel / Marvell ) | ARMv5TE | XScale | 7-этапный конвейер, Thumb, расширенные инструкции DSP | 32 КБ / 32 КБ, MMU | 133–400 МГц |
Bulverde | Беспроводной MMX , добавлен беспроводной SpeedStep | 32 КБ / 32 КБ, MMU | 312–624 МГц | ||
Монаханс [70] | Добавлен беспроводной MMX2 | 32 КБ / 32 КБ L1, дополнительный кэш L2 до 512 КБ, MMU | До 1,25 ГГц | ||
Шива (Марвелл) | ARMv5 | Feroceon | 5–8 ступенчатый конвейер, единичный | 16 КБ / 16 КБ, MMU | 600–2000 МГц |
Джолтеон | 5–8 ступенчатый конвейер, двухпоточный | 32 КБ / 32 КБ, MMU | |||
PJ1 (ирокез) | 5–8-ступенчатый конвейер, единичный выпуск, беспроводной MMX2 | 32 КБ / 32 КБ, MMU | 1,46 DMIPS / МГц 1,06 ГГц | ||
ARMv6 / ARMv7-A | PJ4 | 6–9 этапов конвейера, двойная выдача, беспроводной MMX2, SMP | 32 КБ / 32 КБ, MMU | 2,41 DMIPS / МГц 1,6 ГГц | |
Snapdragon ( Qualcomm ) | ARMv7-A | Скорпион [71] | 1 или 2 ядра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv3 FPU / NEON (128-битная ширина) | 256 КБ L2 на ядро | 2,1 DMIPS / МГц на ядро |
Крайт [71] | 1, 2 или 4 ядра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON (128-битная ширина) | 4 КБ / 4 КБ L0, 16 КБ / 16 КБ L1, 512 КБ L2 на ядро | 3.3 DMIPS / МГц на ядро | ||
ARMv8-A | Крио [72] | 4 ядра. | ? | До 2,2 ГГц (6,3 DMIPS / МГц) | |
Топор ( Яблоко ) | ARMv7-A | Свифт [73] | 2 ядра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON | L1: 32 КБ / 32 КБ, L2: 1 МБ совместно | 3,5 DMIPS / МГц на ядро |
ARMv8-A | Циклон [74] | 2 ядра. ARM / Большой палец / Большой палец-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64 . Неисправный, суперскалярный. | L1: 64 КБ / 64 КБ, L2: 1 МБ общий SLC: 4 МБ | 1,3 или 1,4 ГГц | |
ARMv8-A | Тайфун [74] [75] | 2 или 3 ядра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64 | L1: 64 КБ / 64 КБ, L2: 1 МБ или 2 МБ общий SLC: 4 МБ | 1,4 или 1,5 ГГц | |
ARMv8-A | Твистер [76] | 2 ядра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64 | L1: 64 КБ / 64 КБ, L2: 2 МБ общий SLC: 4 МБ или 0 МБ | 1,85 или 2,26 ГГц | |
ARMv8-A | Ураган и Зефир [77] | Ураган: 2 или 3 ядра. AArch64, вне очереди, суперскаляр, 6-декодирование, 6-разрядный, 9-разрядный Zephyr: 2 или 3 ядра. AArch64, вышедший из строя, суперскаляр. | L1: 64 КБ / 64 КБ, L2: 3 МБ или 8 МБ совместно L1: 32 КБ / 32 КБ. L2: нет SLC: 4 МБ или 0 МБ | 2,34 или 2,38 ГГц 1,05 ГГц | |
ARMv8.2-А | Муссон и Мистраль [78] | Муссон: 2 ядра. AArch64, вне очереди, суперскаляр, 7-декодирование,? -Выпуск, 11-разрядный Mistral: 4 ядра. AArch64, вышедший из строя, суперскаляр. На основе Swift. | L1I: 128 КБ, L1D: 64 КБ, L2: 8 МБ совместно L1: 32 КБ / 32 КБ, L2: 1 МБ общий SLC: 4 МБ | 2,39 ГГц 1,70 ГГц | |
ARMv8.3-А | Вихрь и буря [79] | Вихрь: 2 или 4 ядра. AArch64, вне очереди, суперскаляр, 7-декодирование,? -Выпуск, ширина 11 Tempest: 4 ядра. AArch64, неупорядоченный, суперскалярный, 3-декодирующий. На основе Swift. | L1: 128 КБ / 128 КБ, L2: 8 МБ совместно L1: 32 КБ / 32 КБ, L2: 2 МБ общий SLC: 8 МБ | 2,49 ГГц 1,59 ГГц | |
ARMv8.4-А | Молния и гром [80] | Молния: 2 ядра. AArch64, вне очереди, суперскаляр, 7-декодирование,? -Выпуск, ширина 11 Гром: 4 ядра. AArch64, вышедший из строя, суперскаляр. | L1: 128 КБ / 128 КБ, L2: 8 МБ совместно L1: 32 КБ / 48 КБ, L2: 4 МБ общий SLC: 16 МБ | 2,66 ГГц 1,73 ГГц | |
ARMv8.4-А | Огненная буря и ледяная буря [81] | Firestorm: 2 ядра. AArch64, вне очереди, суперскаляр, 8-декодирование,? -Выпуск, ширина 14 Icestorm: 4 ядра. AArch64, неупорядоченный, суперскалярный, 4-декодирующий,? -Выпускной, 7-разрядный. | L1: 192 КБ / 128 КБ, L2: 8 МБ совместно L1: 128 КБ / 64 КБ, L2: 4 МБ общий SLC: 16 МБ | 2,99 ГГц 1,82 ГГц | |
X-Gene ( прикладной микро ) | ARMv8-A | X-Gene | 64-бит, четырехъядерный, SMP, 64 ядра [82] | Кэш, MMU, виртуализация | 3 ГГц (4,2 DMIPS / МГц на ядро) |
Денвер ( Nvidia ) | ARMv8-A | Денвер [83] [84] | 2 ядра. AArch64 , суперскаляр шириной 7 , по порядку, динамическая оптимизация кода, кэш оптимизации 128 МБ, Denver1: 28 нм, Denver2: 16 нм | 128 КБ I-кеш / 64 КБ D-кэш | До 2,5 ГГц |
Кармель ( Nvidia ) | ARMv8.2-А | Кармель [85] [86] | 2 ядра. AArch64 , суперскаляр шириной 10 , упорядоченная, динамическая оптимизация кода ,? Кэш оптимизации МБ, функциональная безопасность, двойное выполнение, четность и ECC | ? КБ I-cache /? КБ D-кеш | Вплоть до ? ГГц |
ThunderX ( Cavium ) | ARMv8-A | ThunderX | 64-битная, с двумя моделями с 8–16 или 24–48 ядрами (× 2 с двумя чипами) | ? | До 2,2 ГГц |
K12 ( AMD ) | ARMv8-A | K12 [87] | ? | ? | ? |
Exynos ( Samsung ) | ARMv8-A | M1 / M2 («Мангуст») [88] | 4 ядра. AArch64, шириной 4, четырехрядный, суперскалярный, вне очереди | 64 КБ I-кеш / 32 КБ D-кэш, L2: 16-сторонний общий 2 МБ | 5.1 DMIPS / МГц (2,6 ГГц) |
ARMv8-A | M3 («Сурикат») [89] | 4 ядра, AArch64, 6-декодер, 6-разрядный, 6-разрядный. суперскалярный, вышедший из строя | 64 КБ I-кеш / 32 КБ D-кэш, L2: 8-сторонний частный 512 КБ, L3: 16-сторонний общий 4 МБ | ? | |
ARMv8.2-А | M4 («Гепард») [90] | 2 ядра, AArch64, 6-декодер, 6-разрядный, 6-разрядный. суперскалярный, вышедший из строя | 64 КБ I-кеш / 32 КБ D-кэш, L2: 8-сторонний частный 512 КБ, L3: 16-сторонний общий 4 МБ | ? |
Хронология ядра ARM
В следующей таблице перечислены все ядра по годам их анонса. [91] [92] Ядра до ARM7 не включены в эту таблицу.
Год | Классические ядра | Ядра Cortex | Ядра Neoverse | |||||||
---|---|---|---|---|---|---|---|---|---|---|
ARM7 | ARM8 | ARM9 | ARM10 | ARM11 | Микроконтроллер | В реальном времени | Приложение (32-битное) | Приложение (64-битное) | Приложение (64-битное) | |
1993 г. | ARM700 | |||||||||
1994 г. | ARM710 ARM7DI ARM7TDMI | |||||||||
1995 г. | ARM710a | |||||||||
1996 г. | ARM810 | |||||||||
1997 г. | ARM710T ARM720T ARM740T | |||||||||
1998 г. | ARM9TDMI ARM940T | |||||||||
1999 г. | ARM9E-S ARM966E-S | |||||||||
2000 г. | ARM920T ARM922T ARM946E-S | ARM1020T | ||||||||
2001 г. | ARM7TDMI-S ARM7EJ-S | ARM9EJ-S ARM926EJ-S | ARM1020E ARM1022E | |||||||
2002 г. | ARM1026EJ-S | ARM1136J (F) -S | ||||||||
2003 г. | ARM968E-S | ARM1156T2 (F) -S ARM1176JZ (F) -S | ||||||||
2004 г. | Cortex-M3 | |||||||||
2005 г. | ARM11MPCПодробнее | Cortex-A8 | ||||||||
2006 г. | ARM996HS | |||||||||
2007 г. | Кортекс-М1 | Cortex-A9 | ||||||||
2008 г. | ||||||||||
2009 г. | Cortex-M0 | Cortex-A5 | ||||||||
2010 г. | Cortex-M4 (F) | Cortex-A15 | ||||||||
2011 г. | Cortex-R4 Cortex-R5 Cortex-R7 | Cortex-A7 | ||||||||
2012 г. | Кортекс-М0 + | Cortex-A53 Cortex-A57 | ||||||||
2013 | Cortex-A12 | |||||||||
2014 г. | Cortex-M7 (F) | Cortex-A17 | ||||||||
2015 г. | Cortex-A35 Cortex-A72 | |||||||||
2016 г. | Cortex-M23 Cortex-M33 (F) | Cortex-R8 Cortex-R52 | Cortex-A32 | Cortex-A73 | ||||||
2017 г. | Cortex-A55 Cortex-A75 | |||||||||
2018 г. | Cortex-M35P (F) | Cortex-A65AE Cortex-A76 Cortex-A76AE | ||||||||
2019 г. | Cortex-A77 | Неоверс E1 Neoverse N1 | ||||||||
2020 г. | Cortex-M55 (F) | Cortex-R82 | Cortex-A78 Cortex-X1 [93] | Neoverse V1 [94] | ||||||
2021 г. | Cortex-A510 Cortex-A710 Cortex-X2 | Neoverse N2 |
Смотрите также
- Сравнение ядер ARMv7-A
- Сравнение ядер ARMv8-A
- Список приложений ядер ARM
- ARM архитектура
Рекомендации
- ^ "Стандартные продукты на базе ARM" (PDF) . 2005. Архивировано из оригинального (PDF) 20 октября 2017 года . Проверено 23 декабря 2017 года .
- ^ ARM Ltd и ARM Germany GmbH. «База данных устройств» . Кейл. Архивировано 10 января 2011 года . Проверено 6 января 2011 года .
- ^ «Процессоры» . РУКА. 2011. Архивировано 17 января 2011 года . Проверено 6 января 2011 года .
- ^ «Техническое описание ARM610» (PDF) . ARM Holdings . Август 1993 . Проверено 29 января 2019 .
- ^ «Техническое описание ARM710» (PDF) . ARM Holdings . Июль 1994 . Проверено 29 января 2019 .
- ^ ARM Holdings (7 августа 1996 г.). «ARM810 - Танцы под удар другого барабана» (PDF) . Горячие чипсы . Архивировано 24 декабря 2018 года (PDF) . Проверено 14 ноября 2018 года .
- ^ «Технология СБИС теперь поставляет ARM810» . EE Times . 26 августа 1996 года. Архивировано 26 сентября 2013 года . Проверено 21 сентября 2013 года .
- ^ Регистр 13, регистр FCSE PID. Архивировано 7 июля 2011 г. вСправочном техническом руководстве по ARM920T Wayback Machine.
- ^ «ARM1136J (F) -S - процессор ARM» . Arm.com. Архивировано из оригинального 21 марта 2009 года . Проверено 18 апреля 2009 года .
- ^ «Процессор ARM1156» . Arm Holdings . Архивировано из оригинального 13 февраля 2010 года.
- ^ «Семейство процессоров ARM11» . РУКА. Архивировано 15 января 2011 года . Проверено 12 декабря 2010 года .
- ^ а б в «Набор инструкций Cortex-M0 / M0 + / M1; ARM Holding» . Архивировано из оригинального 18 апреля 2013 года .
- ^ «Кортекс-М0» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Кортекс-М0 +» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «ARM расширяет семейство Cortex первым процессором, оптимизированным для FPGA» (пресс-релиз). ARM Holdings. 19 марта 2007 года. Архивировано 5 мая 2007 года . Проверено 11 апреля 2007 года .
- ^ «ARM Cortex-M1» . Сайт продукта ARM. Архивировано 1 апреля 2007 года . Проверено 11 апреля 2007 года .
- ^ «Кортекс-М1» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Кортекс-М3» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Кортекс-М4» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Кортекс-М7» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Кортекс-М23» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Кортекс-М33» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Кортекс-М35П» . Arm Developer . Архивировано 8 мая 2019 года . Проверено 29 апреля 2019 .
- ^ «Кортекс-М55» . Arm Developer . Проверено 28 сентября 2020 .
- ^ а б в г «Cortex-R - Arm Developer» . ARM Разработчик . Arm Ltd. Архивировано 30 марта 2018 года . Проверено 29 марта 2018 .
- ^ «Кортекс-Р4» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ а б «Пресс-релиз Cortex-R5 и Cortex-R7; ARM Holdings; 31 января 2011 г.» . Архивировано 7 июля 2011 года . Проверено 13 июня 2011 года .
- ^ «Кортекс-Р5» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Cortex-R7» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Cortex-R8» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Кортекс-Р» . Arm Developer . Архивировано 30 марта 2018 года . Проверено 26 октября 2018 года .
- ^ «Кортекс-Р52» . Arm Developer . Архивировано 26 октября 2018 года . Проверено 26 октября 2018 года .
- ^ «Cortex-R82» . Arm Developer . Проверено 30 сентября 2020 .
- ^ "Сравнение Arm Cortex-R Table_v2" (PDF) . ARM Разработчик . 2020 . Проверено 30 сентября 2020 .
- ^ «Кортекс-А5» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ а б «Глубоко внутри нового убийцы Intel Intel» . Регистр. 20 октября 2011. Архивировано 10 августа 2017 года . Проверено 10 августа 2017 года .
- ^ «Кортекс-А7» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Кортекс-А8» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Кортекс-А9» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Резюме Cortex-A12; ARM Holdings» . Архивировано из оригинала 7 июня 2013 года . Проверено 3 июня 2013 года .
- ^ «Эксклюзив: ARM Cortex-A15« на 40 процентов »быстрее, чем Cortex-A9 | ITProPortal.com» . Архивировано из оригинала 21 июля 2011 года . Проверено 13 июня 2011 года .
- ^ «Кортекс-А15» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Кортекс-А17» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Cortex-A32» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Кортекс-А34» . Arm Developer . Проверено 11 октября 2019 года .
- ^ «Кортекс-А35» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Cortex-A53» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Cortex-Axe vs производительность» . Архивировано 15 июня 2017 года . Дата обращения 5 мая 2017 .
- ^ «Относительная производительность 32-битных и 64-битных ядер ARM Cortex-A» . Архивировано 1 мая 2017 года . Дата обращения 5 мая 2017 .
- ^ «Кортекс-А57» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Cortex-A72» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Cortex-Axe vs производительность» . Архивировано 15 июня 2017 года . Дата обращения 5 мая 2017 .
- ^ «Cortex-A73» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ "Hardware.Info Nederland" . nl.hardware.info (на голландском языке). Архивировано 24 декабря 2018 года . Проверено 27 ноября 2017 года .
- ^ «Кортекс-А55» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Кортекс-А65» . Arm Developer . Дата обращения 3 октября 2020 .
- ^ «Cortex-A65AE» . Arm Developer . Проверено 11 октября 2019 года .
- ^ "Hardware.Info Nederland" . nl.hardware.info (на голландском языке). Архивировано 24 декабря 2018 года . Проверено 27 ноября 2017 года .
- ^ «Кортекс-А75» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ а б в «Представлен процессор Arm Cortex-A76: нацеленность на 7-нм техпроцесс» . AnandTech . Архивировано 16 ноября 2018 года . Проверено 15 ноября 2018 года .
- ^ «Кортекс-А76» . Arm Developer . Проверено 23 сентября 2020 года .
- ^ «Cortex-A76AE» . Arm Developer . Проверено 29 сентября 2020 .
- ^ «Cortex-A77» . Arm Developer . Проверено 16 июня 2019 .
- ^ «Cortex-A78» . Arm Developer . Проверено 29 сентября 2020 .
- ^ «Cortex-A78AE» . Arm Developer . Проверено 30 сентября 2020 .
- ^ «Cortex-A78C» . Arm Developer . Проверено 26 ноября 2020 .
- ^ «Неоверс N1» . Arm Developer . Проверено 16 июня 2019 .
- ^ «Неоверс Е1» . Arm Developer . Дата обращения 3 октября 2020 .
- ^ «Ядра процессора» . Технология Фарадея . Архивировано из оригинального 19 -го февраля 2015 года . Проверено 19 февраля 2015 года .
- ^ «Микроархитектура Intel XScale 3-го поколения: Руководство разработчика» (PDF) . download.intel.com . Intel. Май 2007. Архивировано (PDF) из оригинала 25 февраля 2008 года . Проверено 2 декабря 2010 года .
- ^ а б «Новый Snapdragon S4 от Qualcomm: изучена архитектура MSM8960 и Krait» . AnandTech . Проверено 23 сентября 2020 года .
- ^ «Snapdragon 820 и Kryo CPU: гетерогенные вычисления и роль специализированных вычислений» . Qualcomm. 2 сентября 2015 года. Архивировано 5 сентября 2015 года . Проверено 6 сентября 2015 года .
- ^ Лал Шимпи, Ананд (15 сентября 2012 г.). «SoC A6 в iPhone 5: не A15 или A9, а пользовательское ядро Apple» . AnandTech . Архивировано 15 сентября 2012 года . Проверено 15 сентября 2012 года .
- ^ а б Смит, Райан (11 ноября 2014 г.). «Графический процессор Apple A8X - GAX6850, даже лучше, чем я думал» . AnandTech . Архивировано 30 ноября 2014 года . Проверено 29 ноября 2014 .
- ^ Честер, Брэндон (15 июля 2015 г.). «Apple обновляет iPod Touch с помощью A8 SoC и новых камер» . AnandTech . Архивировано 5 сентября 2015 года . Проверено 11 сентября 2015 года .
- ^ Хо, Джошуа (28 сентября 2015 г.). «Предварительные результаты iPhone 6s и iPhone 6s Plus» . AnandTech . Архивировано 26 мая 2016 года . Проверено 18 декабря 2015 года .
- ^ Хо, Джошуа (28 сентября 2015 г.). «Обзор iPhone 7 и iPhone 7 Plus» . AnandTech . Архивировано 14 сентября 2017 года . Проверено 14 сентября 2017 года .
- ^ «A11 Bionic - Apple» . WikiChip . Дата обращения 1 февраля 2019 .
- ^ «Обзор iPhone XS и XS Max: раскрытие кремниевых секретов» . AnandTech . Архивировано 12 февраля 2019 года . Проверено 11 февраля 2019 .
- ^ Фрумусану, Андрей. «Обзор Apple iPhone 11, 11 Pro и 11 Pro Max: повышенная производительность, аккумулятор и камера» . AnandTech . Проверено 20 октября 2019 года .
- ^ Фрумусану, Андрей. «Обзор iPhone 12 и 12 Pro: новый дизайн и уменьшающаяся отдача» . AnandTech . Проверено 5 апреля 2021 года .
- ^ «64-ядерный чип AppliedMicro может спровоцировать копию войны ядра ARM» . Архивировано 21 августа 2014 года . Проверено 21 августа 2014 года .
- ^ «Раскрытие информации о горячих чипах NVIDIA Denver» . Архивировано 5 декабря 2014 года . Проверено 29 ноября 2014 .
- ^ "Mile High Milestone: Tegra K1" Denver "станет первым 64-битным процессором ARM для Android" . Архивировано 12 августа 2014 года . Проверено 29 ноября 2014 .
- ^ "Drive Xavier für autonome Autos wird ausgeliefert" (на немецком языке). Архивировано 5 марта 2018 года . Проверено 5 марта 2018 .
- ^ «Подробное описание NVIDIA Drive Xavier SOC - чудо инженерной мысли, самая большая и сложная конструкция SOC на сегодняшний день с 9 миллиардами транзисторов» . Архивировано 24 февраля 2018 года . Проверено 5 марта 2018 .
- ^ «AMD анонсирует K12 Core: Custom 64-bit ARM Design в 2016 году» . Архивировано 26 июня 2015 года . Проверено 26 июня 2015 года .
- ^ «Samsung анонсирует Exynos 8890 с модемом Cat.12 / 13 и специальным процессором» . AnandTech . Проверено 23 сентября 2020 года .
- ^ «Горячие чипы 2018: глубокое погружение в архитектуру процессоров Samsung Exynos-M3» . AnandTech . Архивировано 20 августа 2018 года . Проверено 20 августа 2018 года .
- ^ «Эволюция микроархитектуры процессора Samsung Exynos» (PDF) . Проверено 5 февраля 2021 года .
- ^ "Вехи компании АРМ" . Архивировано 28 марта 2014 года . Проверено 6 апреля 2014 года .
- ^ "Пресс-релизы АРМ" . Архивировано 9 апреля 2014 года . Проверено 6 апреля 2014 года .
- ^ https://www.anandtech.com/show/15813/arm-cortex-a78-cortex-x1-cpu-ip-diverging
- ^ «Arm объявляет о выпуске инфраструктурных процессоров Neoverse V1 и N2: + 50% IPC, серверных ядер SVE» . Anandtech . 22 сентября 2020 . Проверено 15 апреля 2021 года .