В электронике сумматор с выбором переноса - это особый способ реализации сумматора , который представляет собой логический элемент, который вычисляет-битовая сумма двух -битовые числа. Сумматор с выбором переноса простой, но довольно быстрый, его глубина стробирования составляет.
Строительство
Сумматор выбора переноса обычно состоит из сумматоров переноса с пульсацией и мультиплексора . Добавление двух n-битных чисел с помощью сумматора с выбором переноса выполняется с помощью двух сумматоров (следовательно, двух сумматоров с пульсационным переносом), чтобы выполнить вычисление дважды, один раз с предположением, что переносимый остаток равен нулю, а другой - в предположении это будет один. После вычисления двух результатов правильная сумма, а также правильный перенос выбирается с помощью мультиплексора, как только становится известен правильный перенос.
Количество битов в каждом блоке выбора переноса может быть одинаковым или переменным. В однородном случае оптимальная задержка возникает для размера блока. В случае изменения размер блока должен иметь задержку от дополнительных входов A и B до выполнения, равную задержке входящей в него цепочки мультиплексора, чтобы выполнение вычислялось точно по времени. В Задержка выводится из равномерного определения размера, где идеальное количество элементов полного сумматора на блок равно квадратному корню из числа добавляемых битов, поскольку это приведет к равному количеству задержек мультиплексирования.
Базовый строительный блок
Выше показан основной строительный блок сумматора с выбором переноса, размер блока которого равен 4. Два 4-битных сумматора с пульсационным переносом мультиплексируются вместе, где результирующие биты переноса и суммы выбираются переносом. Поскольку один сумматор с переносом пульсаций предполагает перенос, равный 0, а другой - о переносе, равный 1, выбор сумматора с правильным предположением с помощью фактического переноса дает желаемый результат.
Сумматор равномерного размера
16-битный сумматор с выбором переноса с единым размером блока 4 может быть создан с помощью трех из этих блоков и 4-битного сумматора с пульсационным переносом. Поскольку перенос известен в начале вычислений, блок выбора переноса не требуется для первых четырех битов. Задержка этого сумматора будет составлять четыре полных задержки сумматора плюс три задержки мультиплексора.
Сумматор переменного размера
Аналогичным образом может быть создан 16-битный сумматор с выбором переноса с переменным размером. Здесь мы показываем сумматор с размером блока 2-2-3-4-5. Такое разделение идеально, когда задержка полного сумматора равна задержке мультиплексора, что маловероятно. Общая задержка составляет две задержки полного сумматора и четыре задержки мультиплексора. Мы пытаемся уравнять задержку в двух цепочках переноса и задержку переноса на предыдущем этапе.
Сумматор условной суммы
Условная сумма сумматор является рекурсивной структурой , основанной на ручной кладь выберите сумматор. В сумматоре условной суммы уровень мультиплексора выбирает между двумя n / 2- битными входами, которые сами построены как сумматор условной суммы. Нижний уровень дерева состоит из пар 2-битных сумматоров (1 полусумматор и 3 полных сумматора) плюс 2 однобитовых мультиплексора.
Сумматор условной суммы страдает от очень большого разветвления промежуточных выходов переноса. Разветвление может достигать n / 2 на последнем уровне, где управляет всеми мультиплексорами из к .
Комбинирование с другими структурами сумматора
Конструкция сумматора с выбором переноса может быть дополнена структурой сумматора с упреждающим переносом для генерации входов мультиплексора, что позволяет получить еще большую производительность в качестве сумматора с параллельным префиксом, потенциально уменьшая площадь.
Пример приведен в статье сумматора Когге – Стоуна .
дальнейшее чтение
- Савард, Джон Дж. Г. (2018) [2006]. «Продвинутые арифметические методы» . квадиблок . Архивировано 3 июля 2018 года . Проверено 16 июля 2018 .