Из Википедии, бесплатной энциклопедии
  (Перенаправлено с дополнительной MOS )
Перейти к навигации Перейти к поиску
Для использования в других целях, см CMOS (значения) .
Инвертор CMOS ( логический вентиль НЕ )

Комплементарный металл-оксид-полупроводник ( CMOS ), также известный как металл-оксид-полупроводник с дополнительной симметрией ( COS-MOS ), представляет собой процесс производства полевого транзистора металл-оксид-полупроводник (MOSFET), в котором используются дополнительные и симметричные пары полевых МОП - транзисторов p-типа и n-типа для логических функций. [1] Технология CMOS используется для создания микросхем интегральных схем (IC), включая микропроцессоры , микроконтроллеры , микросхемы памяти (включая CMOS BIOS ) и другиецифровые логические схемы. Технология CMOS также используется для аналоговых схем, таких как датчики изображения ( датчики CMOS ), преобразователи данных , RF-схемы ( RF CMOS ) и высокоинтегрированные приемопередатчики для многих типов связи.

Мохамед М. Аталла и Давон Канг изобрели МОП-транзистор в Bell Labs в 1959 году, а затем продемонстрировали процессы изготовления PMOS ( МОП p-типа) и NMOS ( МОП n-типа) в 1960 году. Эти процессы позже были объединены и адаптированы в дополнительные Процесс MOS (CMOS), разработанный Chih-Tang Sah и Frank Wanlass в Fairchild Semiconductor в 1963 году. RCAкоммерциализировала технологию под торговой маркой «COS-MOS» в конце 1960-х, вынудив других производителей искать другое имя, что привело к тому, что «CMOS» стало стандартным названием для технологии к началу 1970-х. CMOS в конечном итоге обогнала NMOS как доминирующий процесс изготовления MOSFET для микросхем очень крупномасштабной интеграции (VLSI) в 1980-х годах, одновременно заменив более раннюю технологию транзисторно-транзисторной логики (TTL). КМОП с тех пор остается стандартным процессом изготовления полупроводниковых устройств MOSFET в микросхемах СБИС. По состоянию на 2011 год 99% микросхем IC, включая большинство цифровых , аналоговых и смешанных микросхем, производятся с использованием технологии CMOS. [2]

Двумя важными характеристиками КМОП-устройств являются высокая помехоустойчивость и низкое статическое энергопотребление . [3] Поскольку один транзистор пары MOSFET всегда выключен, последовательная комбинация потребляет значительную мощность только на мгновение во время переключения между включенным и выключенным состояниями. Следовательно, устройства CMOS не выделяют столько отработанного тепла, как другие формы логики, такие как логика NMOS или транзисторно-транзисторная логика.(TTL), которые обычно имеют некоторый постоянный ток, даже если состояние не меняется. Эти характеристики позволяют КМОП интегрировать в микросхему высокую плотность логических функций. В первую очередь по этой причине CMOS стала наиболее широко используемой технологией, которая была реализована в микросхемах VLSI.

Выражение «металл – оксид – полупроводник» относится к физической структуре полевых МОП -транзисторов , в которых металлический электрод затвора расположен поверх оксидного изолятора, который, в свою очередь, находится поверх полупроводникового материала . Когда-то использовался алюминий, но теперь это поликремний . Другие металлические ворота вернулись с появлением диэлектрических материалов с высоким κ в процессе CMOS, как заявили IBM и Intel для узла 45 нанометров и меньших размеров. [4]

Технические детали [ править ]

Дополнительная информация: Процессы производства полупроводников.

«CMOS» относится как к конкретному стилю проектирования цифровых схем, так и к семейству процессов, используемых для реализации этой схемы на интегральных схемах (микросхемах). Схема CMOS рассеивает меньше энергии, чем логические семейства с резистивной нагрузкой. Поскольку это преимущество увеличивалось и становилось все более важным, процессы и варианты КМОП стали доминировать, поэтому подавляющее большинство современных производств интегральных схем основано на процессах КМОП. [5] CMOS-логика потребляет в 7  раз меньше энергии, чем логика NMOS , [6] и примерно в 100 000 раз меньше энергии, чем биполярная транзисторно-транзисторная логика (TTL). [7] [8]

В КМОП-схемах используется комбинация металл-оксидно-полупроводниковых полевых транзисторов p-типа и n-типа (MOSFET) для реализации логических вентилей и других цифровых схем. Хотя логика КМОП может быть реализована с помощью дискретных устройств для демонстрации, коммерческие изделия КМОП представляют собой интегральные схемы, состоящие из миллиардов транзисторов обоих типов на прямоугольном куске кремния площадью от 10 до 400 мм 2 .

CMOS всегда использует все полевые МОП - транзисторы в режиме улучшения (другими словами, нулевое напряжение затвор-исток выключает транзистор).

История [ править ]

Дополнительная информация: MOSFET и плотность транзисторов

Принцип дополнительной симметрии впервые был введен Джорджем Шиклаем в 1953 году, который затем обсудил несколько дополнительных биполярных схем. Пол Веймер из RCA изобрел в 1962 году дополнительные схемы TFT , близких родственников CMOS. Он изобрел дополнительные триггерные и инверторные схемы, но не работал с более сложной дополнительной логикой. Он был первым, кто смог соединить p-канальные и n-канальные тонкопленочные транзисторы на одной и той же подложке. Три года назад Джон Т. Уоллмарк и Сэнфорд М. Маркус опубликовали множество сложных логических функций, реализованных в виде интегральных схем с использованием JFET-транзисторов., включая дополнительные схемы памяти. Фрэнк Ванласс был знаком с работой, проделанной Веймером в RCA. [9] [10] [11] [12] [13] [14]

МОП - транзистор (металл-оксид-полупроводник полевой транзистор, или МОП - транзистор) был изобретен Mohamed М. Atalla и Давон Канг в Bell Labs в 1959 г. Были первоначально два типа MOSFET процессов изготовления , МОП ( р-типа МОП) и NMOS ( МОП n-типа ). [15] Оба типа были разработаны Аталлой и Кангом, когда они первоначально изобрели полевой МОП-транзистор, в 1960 г. были изготовлены как PMOS, так и NMOS-устройства с длиной затвора 20 мкм, а затем 10 мкм [16] [17].В то время как MOSFET изначально игнорировался и игнорировался Bell Labs в пользу биполярных транзисторов , [16] изобретение MOSFET вызвало значительный интерес в Fairchild Semiconductor . [15] Основываясь на работе Аталлы, [18] Чи-Тан Сах представил MOS-технологию компании Fairchild с помощью своего MOS-управляемого тетрода, изготовленного в конце 1960 года. [15]

Чих-Танг Сах и Фрэнк Ванласс из Fairchild разработали новый тип логики MOSFET, сочетающий в себе процессы PMOS и NMOS, названный дополнительным MOS (CMOS) . В феврале 1963 года они опубликовали изобретение в исследовательской статье . [19] [20] Wanlass позже подала патент США 3,356,858 на КМОП - схемы в июне 1963 года, и это было предоставлено в 1967 г. В обеих научно - исследовательской работе и патенте , изготовление устройств CM было указан, на основании термического окисления в кремниевая подложка для получения слоя диоксида кремния, расположенного между контактом стока и контактом истока. [21] [20]

CMOS была коммерциализирована RCA в конце 1960-х годов. RCA приняла КМОП для проектирования интегральных схем (ИС), разработав схемы КМОП для компьютера ВВС в 1965 году, а затем 288- битный чип памяти CMOS SRAM в 1968 году. [19] RCA также использовала КМОП для своих интегральных схем серии 4000. в 1968 году, начав с процесса производства полупроводников толщиной 20 мкм, а затем постепенно перейдя на процесс 10 мкм в течение следующих нескольких лет. [22] 

Технология CMOS изначально игнорировалась американской полупроводниковой промышленностью в пользу NMOS, которая в то время была более мощной. Однако КМОП была быстро принята и усовершенствована японскими производителями полупроводников из-за ее низкого энергопотребления, что привело к развитию японской полупроводниковой промышленности. [23] В 1969 году компания Toshiba разработала C²MOS (Clocked CMOS), схемную технологию с более низким энергопотреблением и более высокой скоростью работы, чем обычная CMOS. Toshiba использовала свою технологию C²MOS для разработки микросхемы крупномасштабной интеграции (LSI) для компании Sharp Elsi. Карманный миниатюрный светодиодный калькулятор , разработанный в 1971 г. и выпущенный в 1972 г. [24] Сува Seikosha (ныне Seiko Epson ) начала разработку микросхемы CMOS IC для кварцевых часов Seiko в 1969 году и начала массовое производство с запуском часов Seiko Analog Quartz 38SQW в 1971 году. [25] Первая массовая потребительская электроника CMOS. Продуктом были цифровые часы Hamilton Pulsar "Wrist Computer", выпущенные в 1970 году. [26] Из-за низкого энергопотребления логика CMOS широко используется в калькуляторах и часах с 1970-х годов. [6]

Самые ранние микропроцессоры в начале 1970-х годов были процессорами PMOS, которые первоначально доминировали в индустрии ранних микропроцессоров . К концу 1970-х годов микропроцессоры NMOS обогнали процессоры PMOS. [27] КМОП-микропроцессоры были представлены в 1975 году в Intersil 6100 , [27] и RCA CDP 1801 . [28] Однако процессоры CMOS не стали доминирующими до 1980-х годов. [27]

CMOS изначально была медленнее, чем логика NMOS , поэтому NMOS более широко использовалась для компьютеров в 1970-х годах. [6] Intel 5101 (1 кб SRAM ) чип памяти CMOS (1974) имел время доступа 800 нс , [29] [30] , тогда как самый быстрый чип NMOS в то время, Intel 2147 (4 кб SRAM) HMOS памяти чип (1976), имел время доступа 55/70 нс. [6] [30] В 1978 году исследовательская группа Hitachi под руководством Тошиаки Масухара представила процесс Hi-CMOS с двумя лунками с микросхемой памяти HM6147 (4 КБ SRAM), изготовленной по технологии 3 мкм.      . [6] [31] [32] Чип Hitachi HM6147 смог достичь производительности (55/70  нс) чипа Intel 2147 HMOS, в то время как HM6147 также потреблял значительно меньше энергии (15 мА ), чем 2147 (110 мА). Обладая сопоставимой производительностью и гораздо меньшим энергопотреблением, двухлуночный CMOS-процесс в конечном итоге обогнал NMOS как наиболее распространенный процесс производства полупроводников для компьютеров в 1980-х. [6]  

В 1980-х годах микропроцессоры CMOS обогнали микропроцессоры NMOS. [27] НАСА «ы Галилео космический аппарат, посланный на орбиту Юпитера в 1989 году, использовали RCA 1802 CMOS микропроцессор в связи с низким потреблением энергии. [26]

В 1983 году Intel представила процесс изготовления полупроводниковых КМОП- устройств с размером 1,5 мкм . [33] В середине 1980-х Биджан Давари из IBM разработал высокопроизводительную низковольтную КМОП-технологию глубокой субмикронной области, которая позволила разрабатывать более быстрые компьютеры. а также портативные компьютеры и портативная электроника с батарейным питанием . [34] В 1988 году Давари возглавил команду IBM, которая продемонстрировала высокопроизводительный 250-нанометровый процесс CMOS. [35]

Fujitsu коммерциализировала процесс 700 нм CMOS в 1987 году [33], а затем Hitachi, Mitsubishi Electric , NEC и Toshiba коммерциализировали 500 нм CMOS в 1989 году. [36] В 1993 году Sony ввела в продажу процесс CMOS 350 нм , в то время как Hitachi и NEC выпустили 250 нм. нм CMOS. Hitachi представила процесс 160 нм CMOS в 1995 году, затем Mitsubishi представила 150 нм CMOS в 1996 году, а затем Samsung Electronics представила 140 нм в 1999 году. [36]       

В 2000 году Гертеж Сингх Санду и Чынг Т. Доан в Micron Technology изобретены осаждения атомный слой высокого К диэлектрические пленки , что приводит к развитию экономически эффективной 90 нм КМОП - процесс. [34] [37] Toshiba и Sony разработали 65-нм CMOS-процесс в 2002 году [38], а затем TSMC инициировала разработку 45-нм CMOS-логики в 2004 году. [39] Разработка двойного шага паттерна Гуртеем Сингхом Сандху из Micron Технология привела к разработке КМОП класса 30  нм в 2000-х годах.[34]

CMOS используется в большинстве современных устройств LSI и VLSI . [6] По состоянию на 2010 год, процессоры с лучшей производительностью на ватт каждый год были статической логикой КМОП с 1976 года. [ Требуется ссылка ] По состоянию на 2019 год планарная КМОП-технология по-прежнему является наиболее распространенной формой производства полупроводниковых устройств, но постепенно заменена неплоской технологией FinFET , которая позволяет изготавливать полупроводниковые узлы размером менее 20  нм . [40]

Инверсия [ править ]

КМОП-схемы построены таким образом, что все металлооксидно-полупроводниковые (PMOS) транзисторы P-типа должны иметь вход либо от источника напряжения, либо от другого PMOS-транзистора. Точно так же все транзисторы NMOS должны иметь вход либо от земли, либо от другого транзистора NMOS. Состав PMOS-транзистора создает низкое сопротивление между его контактами истока и стока при низком напряжении затвора.прикладывается и имеет высокое сопротивление при приложении высокого напряжения затвора. С другой стороны, состав NMOS-транзистора создает высокое сопротивление между истоком и стоком при приложении низкого напряжения затвора и низкое сопротивление при приложении высокого напряжения затвора. CMOS обеспечивает снижение тока, дополняя каждый nMOSFET полевым pMOSFET и соединяя оба затвора и оба стока вместе. Высокое напряжение на затворах заставит nMOSFET проводить, а pMOSFET - не проводить, в то время как низкое напряжение на затворах вызывает обратное. Такое расположение значительно снижает потребление энергии и тепловыделение. Однако во время переключения оба полевых МОП-транзистора непродолжительное время работают, когда напряжение затвора переходит из одного состояния в другое. Это вызывает кратковременный всплеск энергопотребления и становится серьезной проблемой на высоких частотах.

Статический инвертор CMOS. V dd и V ss обозначают сток и исток соответственно.

На соседнем изображении показано, что происходит, когда вход подключен как к транзистору PMOS (верхняя часть диаграммы), так и к транзистору NMOS (нижняя часть диаграммы). Когда напряжение на входе A низкое, канал транзистора NMOS находится в состоянии высокого сопротивления. Это ограничивает ток, который может течь от Q к земле. Канал транзистора PMOS находится в состоянии низкого сопротивления, и от источника питания к выходу может протекать гораздо больший ток. Поскольку сопротивление между питающим напряжением и Q невелико, падение напряжения между питающим напряжением и Q из-за тока, потребляемого от Q, невелико. Таким образом, на выходе регистрируется высокое напряжение.

С другой стороны, когда напряжение на входе A высокое, транзистор PMOS находится в состоянии ВЫКЛ (высокое сопротивление), поэтому он ограничивает ток, протекающий от положительного источника питания к выходу, в то время как транзистор NMOS находится в состоянии ВКЛ ( низкое сопротивление) состояние, позволяющее выводить сток на землю. Поскольку сопротивление между Q и землей невелико, падение напряжения из-за тока, протекающего через Q, при размещении Q над землей невелико. Это низкое падение приводит к тому, что на выходе регистрируется низкое напряжение.

Короче говоря, выходы транзисторов PMOS и NMOS дополняют друг друга, так что, когда на входе низкий уровень, на выходе высокий уровень, а когда на входе высокий уровень, на выходе низкий уровень. Из-за такого поведения входа и выхода выход схемы CMOS является обратным входу.

Контакты источника питания [ править ]

См. Также: Вывод питания IC

Контакты источника питания для CMOS называются V DD и V SS или V CC и Земля (GND) в зависимости от производителя. V DD и V SS являются переходами из обычных схем МОП и обозначают источники стока и истока . [41] Это не относится непосредственно к CMOS, поскольку оба источника действительно являются источниками. V CC и Ground являются переносом из логики TTL, и эта номенклатура была сохранена с введением линейки 54C / 74C CMOS.

Двойственность [ править ]

Важной характеристикой схемы CMOS является двойственность, которая существует между ее транзисторами PMOS и транзисторами NMOS. Схема CMOS создана для того, чтобы всегда существовать путь от выхода к источнику питания или к земле. Для этого набор всех путей к источнику напряжения должен быть дополнением набора всех путей к земле. Этого можно легко добиться, определив одно в терминах НЕ другого. В соответствии с логикой, основанной на законах Де Моргана, параллельно включенные PMOS-транзисторы имеют соответствующие последовательно включенные NMOS-транзисторы, в то время как последовательно включенные PMOS-транзисторы имеют соответствующие параллельные NMOS-транзисторы.

Логика [ править ]

Шлюз NAND в логике CMOS

Более сложные логические функции, например, включающие вентили И и ИЛИ, требуют манипулирования путями между вентилями для представления логики. Когда путь состоит из двух последовательно соединенных транзисторов, оба транзистора должны иметь низкое сопротивление по отношению к соответствующему напряжению питания, моделируя логическое И. Когда путь состоит из двух параллельно включенных транзисторов, один или оба транзистора должны иметь низкое сопротивление для подключения напряжения питания к выходу, моделируя ИЛИ.

Показанный на правой является принципиальной схемой из логического элемента в КМОП - логики. Если оба входа A и B имеют высокий уровень, то оба транзистора NMOS (нижняя половина диаграммы) будут проводить, ни один из транзисторов PMOS (верхняя половина) не будет проводить, и между выходом и V будет установлен токопроводящий путь. ss (земля), что снижает уровень выходного сигнала. Если оба входа A и B имеют низкий уровень, то ни один из транзисторов NMOS не будет проводить, в то время как оба транзистора PMOS будут проводить, устанавливая токопроводящий путь между выходом и V dd.(источник напряжения), повышая выходной уровень. Если на любом из входов A или B низкий уровень, один из транзисторов NMOS не будет проводить, один из транзисторов PMOS будет проводить, и между выходом и V dd (источником напряжения) будет установлен токопроводящий путь , в результате чего на выходе будет высокий уровень. Как только конфигурации из двух входов , что приводит к низкому выходу является , когда оба являются высокими, эта схема реализует NAND (И - НЕ) логический вентиль.

Преимущество CMOS перед логикой NMOS заключается в том, что переходы выходного сигнала с низкого на высокий и с высокого на низкий происходят быстро, поскольку подтягивающие транзисторы (PMOS) имеют низкое сопротивление при включении, в отличие от нагрузочных резисторов в логике NMOS. Кроме того, выходной сигнал переключает полное напряжение между нижним и верхним рельсами. Этот сильный, почти симметричный отклик также делает CMOS более устойчивым к шумам.

См. В разделе « Логические усилия» метод расчета задержки в схеме CMOS.

Пример: логический элемент NAND в физической схеме [ править ]

Физическое расположение из схемы NAND. Более крупные области диффузии N-типа и диффузии P-типа являются частью транзисторов. Две меньшие области слева - это отводы для предотвращения защелкивания .
Упрощенный процесс изготовления КМОП-инвертора на подложке p-типа в полупроводниковом микротехнологии. На этапе 1 сначала формируются слои диоксида кремния путем термического окисления. Примечание. Контакты затвора, истока и стока обычно не находятся в одной плоскости в реальных устройствах, и диаграмма не в масштабе.

В этом примере показано логическое устройство NAND в виде физического представления в том виде, в котором оно будет изготовлено. Перспектива физического макета - это "вид с высоты птичьего полета" стопки слоев. Схема построена на подложке P-типа . Поликристаллического кремния , диффузия и н-а называют «базовыми слоями» и фактически вставлены в желобах Р-типа подложки. (См. Шаги с 1 по 6 на схеме процесса внизу справа) Контакты проходят через изолирующий слой между основными слоями и первым слоем металла (metal1), обеспечивая соединение.

Входы в NAND (показаны зеленым цветом) выполнены из поликремния. Транзисторы (устройства) образованы пересечением поликремния и диффузии; Диффузия N для устройства N и диффузия P для устройства P (показано лососевым и желтым цветом соответственно). Выходы («out») соединены вместе в металле (показано голубым цветом). Соединения между металлом и поликремнием или диффузия осуществляются через контакты (показаны черными квадратами). Физическое расположение пример соответствует NAND логической схемы , приведенной в предыдущем примере.

Устройство N изготавливается на подложке P-типа, в то время как устройство P производится в лунке N-типа (n-лунке). «Отвод» субстрата P-типа подключается к V SS, а n- луночный отвод N-типа подключается к V DD для предотвращения защелкивания .

Поперечное сечение двух транзисторов в затворе КМОП в N-луночном процессе КМОП

Питание: переключение и утечка [ править ]

Логика CMOS рассеивает меньше энергии, чем логические схемы NMOS, потому что CMOS рассеивает мощность только при переключении («динамическая мощность»). На типичной ASIC в современном 90-нанометровом процессе переключение вывода может занять 120 пикосекунд и происходит каждые десять наносекунд. Логика NMOS рассеивает мощность всякий раз, когда транзистор включен, потому что есть путь тока от V dd к V ss через нагрузочный резистор и сеть n-типа.

Статические вентили CMOS очень энергоэффективны, потому что они рассеивают почти нулевую мощность в режиме ожидания. Раньше энергопотребление КМОП-устройств не было главной проблемой при разработке микросхем. Такие факторы, как скорость и площадь, преобладали в параметрах конструкции. По мере того, как технология CMOS опускалась ниже субмикронного уровня, потребление энергии на единицу площади чипа значительно выросло.

В широком смысле, рассеяние мощности в схемах CMOS происходит из-за двух компонентов, статических и динамических:

Статическое рассеяние [ править ]

И NMOS, и PMOS транзисторы имеют пороговое напряжение затвор-исток , ниже которого ток (называемый подпороговым током) через устройство экспоненциально падает. Исторически сложилось так, что конструкции КМОП работали при напряжениях питания, намного превышающих их пороговые напряжения (V dd могло быть 5 В, а V th для NMOS и PMOS могло быть 700 мВ). Особым типом транзистора, используемого в некоторых схемах КМОП, является собственный транзистор с почти нулевым пороговым напряжением .

SiO 2 - хороший изолятор, но на очень малых уровнях толщины электроны могут туннелировать через очень тонкую изоляцию; вероятность экспоненциально спадает с толщиной оксида. Туннельный ток становится очень важным для транзисторов с технологией менее 130 нм с оксидами затвора 20 Å или тоньше.

Небольшие токи обратной утечки образуются из-за образования обратного смещения между диффузионными областями и лунками (например, диффузия p-типа по сравнению с n-лункой), лунками и субстратом (например, n-лункой по сравнению с p-субстратом). В современных технологических процессах утечка диодов очень мала по сравнению с подпороговыми и туннельными токами, поэтому ими можно пренебречь при расчетах мощности.

Если соотношения не совпадают, то могут быть разные токи PMOS и NMOS; это может привести к дисбалансу и, таким образом, неправильному току заставит CMOS нагреваться и излишне рассеивать мощность. Кроме того, недавние исследования показали, что мощность утечки уменьшается из-за эффектов старения, поскольку устройства становятся медленнее. [42]

Динамическое рассеивание [ править ]

Зарядка и разрядка емкостей нагрузки [ править ]

Цепи КМОП рассеивают мощность за счет зарядки различных емкостей нагрузки (в основном емкости затвора и провода, но также емкости стока и некоторых емкостей истока) при каждом их переключении. За один полный цикл логики КМОП ток течет от V DD к емкости нагрузки для ее зарядки, а затем течет от заряженной емкости нагрузки (C L ) на землю во время разряда. Таким образом, за один полный цикл заряда / разряда общее количество Q = C L V DD передается с V DD на землю. Умножение на частоте переключения на емкостями нагрузки , чтобы ток , используемый, и умножить на среднее напряжение снова , чтобы получить характерную мощность , рассеиваемую переключения устройства CMOS: .

Поскольку большинство ворот не работают / переключаются в каждом тактовом цикле , они часто сопровождаются фактором , называемым фактором активности. Теперь динамическое рассеяние мощности можно переписать как .

У часов в системе коэффициент активности α = 1, так как он растет и падает каждый цикл. Большинство данных имеют коэффициент активности 0,1. [43] Если правильная емкость нагрузки оценивается на узле вместе с его коэффициентом активности, динамическое рассеивание мощности на этом узле может быть эффективно рассчитано.

Поскольку существует конечное время нарастания / спада как для pMOS, так и для nMOS, во время перехода, например, из выключенного состояния во включенное, оба транзистора будут включены в течение небольшого периода времени, в течение которого ток найдет путь непосредственно от V DD до земля, тем самым создавая ток короткого замыкания . Рассеиваемая мощность при коротком замыкании увеличивается со временем нарастания и спада транзисторов.

Дополнительная форма энергопотребления стала значительной в 1990-х годах, когда провода на кристалле стали уже, а длинные провода стали более резистивными. КМОП-вентили на концах этих резистивных проводов видят медленные входные переходы. В середине этих переходов логические схемы как NMOS, так и PMOS являются частично проводящими, и ток течет напрямую от V DD к V SS . Используемая таким образом мощность называется мощностью лома . Тщательная конструкция, исключающая использование длинных тонких проводов со слабым возбуждением, улучшает этот эффект, но мощность лома может составлять существенную часть мощности динамической КМОП.

Чтобы ускорить разработку, производители перешли на конструкции, которые имеют более низкие пороги напряжения, но из-за этого современный транзистор NMOS с V th 200 мВ имеет значительный подпороговый ток утечки . Конструкции (например, настольные процессоры), которые включают большое количество цепей, которые не переключаются активно, по-прежнему потребляют энергию из-за этого тока утечки. Мощность утечки составляет значительную часть от общей мощности, потребляемой такими конструкциями. Многопороговая КМОП-матрица (MTCMOS), которая теперь доступна на литейных предприятиях, является одним из подходов к управлению мощностью утечки. В MTCMOS используются транзисторы с высоким V th , когда скорость переключения не критична, а с низким V thтранзисторы используются в цепях, чувствительных к скорости. Дальнейшие технологические достижения, в которых используются еще более тонкие диэлектрики затвора, имеют дополнительный компонент утечки из-за туннелирования тока через чрезвычайно тонкий диэлектрик затвора. Использование диэлектриков с высоким κ вместо диоксида кремния, который является традиционным диэлектриком затвора, обеспечивает аналогичную производительность устройства, но с более толстым изолятором затвора, что позволяет избежать этого тока. Снижение мощности утечки с использованием новых материалов и конструкции системы критически важно для поддержания масштабирования CMOS. [44]

Защита входа [ править ]

Паразитные транзисторы, присущие структуре CMOS, могут включаться входными сигналами за пределами нормального рабочего диапазона, например электростатическими разрядами или отражениями от линий . В результате защелка может повредить или разрушить устройство CMOS. Для обработки этих сигналов в схемы КМОП включены фиксирующие диоды. В технических паспортах производителей указан максимально допустимый ток, который может протекать через диоды.

Аналоговая CMOS [ править ]

Дополнительная информация: КМОП-усилитель и интегральная схема смешанного сигнала.

Помимо цифровых приложений, технология CMOS также используется в аналоговых приложениях. Например, на рынке доступны микросхемы операционных усилителей CMOS . Шлюзы передачи могут использоваться как аналоговые мультиплексоры вместо сигнальных реле . КМОП-технология также широко используется для ВЧ- цепей вплоть до СВЧ в приложениях со смешанными сигналами (аналоговыми и цифровыми). [ необходима цитата ]

RF CMOS [ править ]

Основная статья: RF CMOS

RF CMOS относится к RF схемам ( радиочастотным схемам), которые основаны на технологии интегральных схем CMOS смешанных сигналов . Они широко используются в технологиях беспроводной связи . RF CMOS был разработан Асадом Абиди во время работы в Калифорнийском университете в Лос-Анджелесе в конце 1980-х годов. Это изменило способ , в котором были разработаны схемы ВЧ, что приводит к замене дискретных биполярных транзисторов с КМОП интегральных схем в радио приемопередатчиков . [45] Это дало возможность конечным пользователям с удобством использовать сложные, недорогие и портативные устройства. терминалы и привели к появлению небольших, недорогих, маломощных и портативных устройств для широкого диапазона систем беспроводной связи. Это сделало возможным общение «в любое время и в любом месте» и помогло совершить беспроводную революцию , что привело к быстрому росту беспроводной индустрии. [46]

Процессоры основной полосы частот [47] [48] и радиопередатчики во всех современных беспроводных сетевых устройствах и мобильных телефонах массово производятся с использованием устройств RF CMOS. [45] РЧ-КМОП-схемы широко используются для передачи и приема беспроводных сигналов в различных приложениях, таких как спутниковые технологии (например, GPS ), Bluetooth , Wi-Fi , связь ближнего поля (NFC), мобильные сети (например, как 3G и 4G ), наземное вещание и автомобильный радарприложений, среди прочего. [49]

Примеры коммерческих чипов RF CMOS включают беспроводной телефон Intel DECT и чипы 802.11 ( Wi-Fi ), созданные Atheros и другими компаниями. [50] Коммерческие продукты RF CMOS также используются для сетей Bluetooth и беспроводной локальной сети (WLAN). [51] RF CMOS также используется в радиоприемопередатчиках для беспроводных стандартов, таких как GSM , Wi-Fi и Bluetooth, приемопередатчиках для мобильных сетей, таких как 3G, и удаленных устройствах в беспроводных сенсорных сетях (WSN). [52]

Технология RF CMOS имеет решающее значение для современной беспроводной связи, включая беспроводные сети и устройства мобильной связи . Одной из компаний, которая коммерциализировала технологию RF CMOS, была Infineon . Ежегодно ее оптовые продажи КМОП- коммутаторов RF составляют более 1 миллиарда единиц, а по состоянию на 2018 год их общее количество  достигло 5  миллиардов . [53]

Диапазон температур [ править ]

Обычные КМОП-устройства работают в диапазоне от -55 ° C до +125 ° C.

Уже в августе 2008 года были теоретические указания на то, что кремниевая CMOS будет работать при температурах до −233 ° C (40  K ). [54] С тех пор рабочие температуры около 40 К были достигнуты с использованием разогнанных процессоров AMD Phenom II с комбинацией охлаждения жидким азотом и жидким гелием . [55]

Одноэлектронные МОП-транзисторы [ править ]

Сверхмалые (L = 20 нм, W = 20 нм) полевые МОП-транзисторы достигают предела одноэлектронности при работе при криогенных температурах в диапазоне от -269 ° C (4  K ) до примерно -258 ° C (15  K ). Транзистор демонстрирует кулоновскую блокаду из-за прогрессивной зарядки электронов один за другим. Количество электронов, удерживаемых в канале, определяется напряжением на затворе, начиная с заполнения нулевых электронов, и может быть установлено равным одному или нескольким. [56]

См. Также [ править ]

  • Датчик активных пикселей (датчик CMOS)
  • Помимо CMOS
  • CMOS усилитель
  • Electric (программное обеспечение) - используется для разметки схем CMOS
  • FEOL (front-end-of-line) - первая часть процесса изготовления ИС
  • Эквивалент затвора - технологически независимая мера сложности схемы
  • HCMOS - высокоскоростной CMOS 1982 г.
  • LVCMOS
  • Magic (программное обеспечение) - используется для разметки схем CMOS
  • Список приложений MOSFET
  • sCMOS
  • Термическое окисление

Ссылки [ править ]

  1. ^ "Что такое память CMOS?" . Злой Саго . Архивировано 26 сентября 2014 года . Проверено 3 марта 2013 года .
  2. ^ Войнигеску, Сорин (2013). Высокочастотные интегральные схемы . Издательство Кембриджского университета . п. 164. ISBN 9780521873024.
  3. ^ Фэирчайлд. Примечание по применению 77. «CMOS, семейство идеальной логики». Архивировано 9 января 2015 г. на Wayback Machine . 1983 г.
  4. ^ «Архитектура Intel® лидирует в области инноваций в области микроархитектуры» . Intel . Архивировано 29 июня 2011 года . Проверено 2 мая 2018 .
  5. ^ Бейкер, Р. Джейкоб (2008). CMOS: схемотехника, компоновка и моделирование (второе изд.). Wiley-IEEE. п. XXIX. ISBN 978-0-470-22941-5.
  6. ^ a b c d e f g "1978: Двухлуночная быстрая CMOS SRAM (Hitachi)" (PDF) . Японский музей истории полупроводников . Архивировано из оригинального (PDF) 5 июля 2019 года . Дата обращения 5 июля 2019 .
  7. ^ Хиггинс, Ричард Дж. (1983). Электроника с цифровыми и аналоговыми интегральными схемами . Прентис-Холл . п. 101 . ISBN 9780132507042. Основное различие - мощность: CMOS-вентили могут потреблять примерно в 100 000 раз меньше энергии, чем их эквиваленты TTL!
  8. ^ Стивенс, Карлин; Деннис, Мэгги (2000). «Время инженерии: изобретение электронных наручных часов» (PDF) . Британский журнал истории науки . Издательство Кембриджского университета . 33 (4): 477–497 (485). DOI : 10.1017 / S0007087400004167 . ISSN 0007-0874 .  
  9. ^ Джордж Клиффорд, Шиклай (1953). «Симметричные свойства транзисторов и их применения». 41 (6). IEEE: 717–724. Cite journal requires |journal= (help)
  10. ^ Lojek, Бо (2007). История полупроводниковой техники . Springer Science & Business Media. п. 162. ISBN. 978-3540342588.
  11. ^ Ричард Аронс (2012). «Промышленные исследования в области микросхем в RCA: первые годы, 1953–1963». 12 (1). IEEE Annals of the History of Computing: 60–73. Cite journal requires |journal= (help)
  12. ^ "Устная история Томаса (Тома) Стэнли" (PDF) .
  13. ^ "Новости IRE и радио-заметки" . Труды ИРЭ . 42 (6): 1027–1043. 1954. DOI : 10.1109 / JRPROC.1954.274784 .
  14. ^ JT Wallmark; С. М. Маркус (1959). «Интегрированные устройства, использующие логику униполярных транзисторов с прямой связью». ИС-8 (2). IEEE. Cite journal requires |journal= (help)CS1 maint: uses authors parameter (link)
  15. ^ a b c "1960: Металлооксидный полупроводниковый (МОП) транзистор продемонстрирован" . Кремниевый двигатель: хронология полупроводников в компьютерах . Музей истории компьютеров . Проверено 31 августа 2019 года .
  16. ^ а б Лойек, Бо (2007). История полупроводниковой техники . Springer Science & Business Media . С. 321–3. ISBN 9783540342588.
  17. ^ Войнигеску, Сорин (2013). Высокочастотные интегральные схемы . Издательство Кембриджского университета . п. 164. ISBN 978-0521873024.
  18. ^ С, Чжи-Tang (октябрь 1988). «Эволюция МОП-транзистора - от концепции до СБИС» (PDF) . Труды IEEE . 76 (10): 1280–1326 (1290). Bibcode : 1988IEEEP..76.1280S . DOI : 10.1109 / 5.16328 . ISSN 0018-9219 .  Те из нас, кто занимался исследованиями кремниевых материалов и устройств в течение 1956–1960 годов, считали эту успешную попытку группы Bell Labs во главе с Аталлой по стабилизации поверхности кремния самым важным и значительным технологическим достижением, проложившим путь, который привел к технологии кремниевых интегральных схем. разработки на втором этапе и объемы производства на третьем этапе.
  19. ^ a b «1963: изобретена дополнительная конфигурация схемы MOS» . Музей истории компьютеров . Дата обращения 6 июля 2019 .
  20. ^ а б Сах, Чжи-Тан ; Ванласс, Франк (1963). «Нановаттная логика с использованием полевых металлооксидных полупроводниковых триодов». 1963 Международная конференция IEEE по твердотельным схемам. Сборник технических статей . VI : 32–33. DOI : 10.1109 / ISSCC.1963.1157450 .
  21. ^ Схема дополнительного поля с низкой мощностью в режиме ожидания
  22. ^ Lojek, Бо (2007). История полупроводниковой техники . Springer Science & Business Media . п. 330. ISBN 9783540342588.
  23. ^ Гилдер, Джордж (1990). Микрокосм: квантовая революция в экономике и технологиях . Саймон и Шустер . стр.  144 -5. ISBN 9780671705923.
  24. ^ «1972-1973: схемы CMOS LSI для калькуляторов (Sharp и Toshiba)» (PDF) . Японский музей истории полупроводников . Архивировано из оригинального (PDF) на 2019-07-06 . Дата обращения 5 июля 2019 .
  25. ^ «Начало 1970-х: Эволюция схем CMOS LSI для часов» (PDF) . Японский музей истории полупроводников . Архивировано из оригинального (PDF) 6 июля 2019 года . Дата обращения 6 июля 2019 .
  26. ^ a b «Черепаха транзисторов побеждает в гонке - революция CHM» . Музей истории компьютеров . Проверено 22 июля 2019 .
  27. ^ а б в г Кун, Келин (2018). «CMOS и не только CMOS: проблемы масштабирования» . Высокомобильные материалы для приложений CMOS . Издательство Вудхед . п. 1. ISBN 9780081020623.
  28. ^ "CDP 1800 μP Коммерчески доступный" (PDF) . Микрокомпьютерный дайджест . 2 (4): 1–3. Октябрь 1975 г.
  29. ^ "Кремниевый затвор MOS 2102A" . Intel . Проверено 27 июня 2019 .
  30. ^ a b «Хронологический список продуктов Intel. Продукты отсортированы по дате» (PDF) . Музей Intel . Корпорация Intel. Июль 2005. Архивировано из оригинального (PDF) 9 августа 2007 года . Проверено 31 июля 2007 года .
  31. ^ Масухара, Тошиаки; Минато, Осаму; Сасаки, Тошио; Сакаи, Йошио; Кубо, Масахару; Ясуи, Токумаса (февраль 1978 г.). «Высокоскоростная статическая RAM Hi-CMOS 4K с низким энергопотреблением». 1978 Международная конференция по твердотельным схемам IEEE. Сборник технических статей . XXI : 110–111. DOI : 10.1109 / ISSCC.1978.1155749 . S2CID 30753823 . 
  32. ^ Масухара, Тошиаки; Минато, Осаму; Сакаи, Йоши; Сасаки, Тошио; Кубо, Масахару; Ясуи, Токумаса (сентябрь 1978 г.). «Короткоканальное устройство Hi-CMOS и схемы» . ESSCIRC 78: 4-я Европейская конференция по твердотельным схемам - Сборник технических статей : 131–132.
  33. ^ a b Gealow, Джеффри Карл (10 августа 1990 г.). «Влияние технологии обработки на конструкцию усилителя чувствительности DRAM» (PDF) . CORE . Массачусетский технологический институт . С. 149–166 . Проверено 25 июня 2019 .
  34. ^ a b c «Получатели премии IEEE Эндрю С. Гроув» . Премия IEEE Эндрю С. Гроув . Институт инженеров по электротехнике и радиоэлектронике . Дата обращения 4 июля 2019 .
  35. ^ Давари, Биджан; и другие. (1988). «Высокопроизводительная КМОП-технология 0,25 мкм». Международная конференция по электронным устройствам . DOI : 10.1109 / IEDM.1988.32749 . S2CID 114078857 . 
  36. ^ a b «Память» . STOL (Интернет-технологии полупроводников) . Проверено 25 июня 2019 .
  37. ^ Сандху, Гуртей; Доан, Трунг Т. (22 августа 2001 г.). «Аппарат и метод легирования атомным слоем» . Патенты Google . Дата обращения 5 июля 2019 .
  38. ^ «Toshiba и Sony добились значительных успехов в технологиях обработки полупроводников» . Toshiba . 3 декабря 2002 . Проверено 26 июня 2019 .
  39. ^ «Знаменательный год: Годовой отчет TSMC 2004» (PDF) . TSMC . Дата обращения 5 июля 2019 .
  40. ^ «Глобальный анализ роста рынка технологий FinFET до 2024 года по производителям, регионам, типам и приложениям, анализ прогнозов» . Финансовое планирование . 3 июля 2019 . Дата обращения 6 июля 2019 .
  41. ^ «Архивная копия» (PDF) . Архивировано из оригинального (PDF) 09 декабря 2011 года . Проверено 25 ноября 2011 . CS1 maint: archived copy as title (link)
  42. ^ ALH Мартинес, С. Хуршид и Д. Росси, «Использование старения КМОП для эффективного проектирования микроэлектроники», 26-й Международный симпозиум IEEE 2020 года по онлайн-тестированию и проектированию надежных систем (IOLTS) ieeexplore
  43. ^ К. Моисеев, А. Колодный и С. Вимер, "Оптимальное по мощности упорядочение сигналов с учетом синхронизации", ACM Transactions по автоматизации проектирования электронных систем , том 13, выпуск 4, сентябрь 2008 г., ACM
  44. ^ Хороший обзор методов утечки и уменьшения объясняется в книге Leakage in Nanometer CMOS Technologies, Archived 2011-12-02 at the Wayback Machine ISBN 0-387-25737-3 . 
  45. ^ а б О'Нил, А. (2008). «Асад Абиди получил признание за работу в области RF-CMOS». Информационный бюллетень IEEE Solid-State Circuits Society . 13 (1): 57–58. DOI : 10,1109 / N-SSC.2008.4785694 . ISSN 1098-4232 . 
  46. ^ Данешрад, Бабал; Эльтавил, Ахмед М. (2002). «Интегральные микросхемные технологии для беспроводной связи». Беспроводные мультимедийные сетевые технологии . Международная серия в области инженерии и информатики. Springer США. 524 : 227–244. DOI : 10.1007 / 0-306-47330-5_13 . ISBN 0-7923-8633-7.
  47. ^ Чен, Вай-Кай (2018). Справочник СБИС . CRC Press . С. 60–2. ISBN 9781420005967.
  48. ^ Моргадо, Алонсо; Рио, Росио дель; Роза, Хосе М. де ла (2011). Нанометрические КМОП сигма-дельта модуляторы для программно-конфигурируемой радиосвязи . Springer Science & Business Media . п. 1. ISBN 9781461400370.
  49. ^ Veendrick, Гарри JM (2017). ИС нанометрового КМОП: от основ до ASIC . Springer. п. 243. ISBN. 9783319475974.
  50. ^ Nathawad, L .; Заргари, М .; Samavati, H .; Mehta, S .; Хейрхаки, А .; Chen, P .; Gong, K .; Вакили-Амини, Б .; Hwang, J .; Chen, M .; Terrovitis, M .; Качиньский, Б .; Limotyrakis, S .; Mack, M .; Gan, H .; Ли, М .; Абдоллахи-Алибейк, Б .; Байтекин, Б .; Онодера, К .; Mendis, S .; Чанг, А .; Jen, S .; Вс, Д .; Вули Б. "20.2: Двухдиапазонный CMOS MIMO Radio SoC для беспроводной локальной сети IEEE 802.11n" (PDF) . Веб-хостинг IEEE Entity . IEEE . Проверено 22 октября +2016 .
  51. ^ Olstein, Кэтрин (весна 2008). «Абиди получает награду IEEE Pederson на ISSCC 2008». SSCC: Новости общества твердотельных схем IEEE . 13 (2): 12. DOI : 10,1109 / N-SSC.2008.4785734 . S2CID 30558989 . 
  52. ^ Оливейра, Жоао; Идет, Жоао (2012). Параметрическое усиление аналогового сигнала в наноразмерных КМОП-технологиях . Springer Science & Business Media . п. 7. ISBN 9781461416708.
  53. ^ "Infineon Хиты Bulk-CMOS RF переключатель Milestone" . EE Times . 20 ноября 2018 . Проверено 26 октября 2019 года .
  54. ↑ Эдвардс К., «Контроль температуры», Engineering & Technology, 26 июля - 8 августа 2008 г., IET .
  55. ^ Мурхэд, Патрик (15 января 2009). «Бить рекорды с драконами и гелием в пустыне Лас-Вегаса» . blogs.amd.com/patmoorhead. Архивировано из оригинального 15 сентября 2010 года . Проверено 18 сентября 2009 .
  56. ^ Prati, E .; De Michielis, M .; Belli, M .; Cocco, S .; Fanciulli, M .; Котекар-Патил, Д .; Ruoff, M .; Керн, Д.П .; Wharam, DA; Verduijn, J .; Tettamanzi, GC; Rogge, S .; Roche, B .; Wacquez, R .; Jehl, X .; Винет, М .; Санкер, М. (2012). «Малоэлектронный предел одноэлектронных полупроводниковых металлооксидных полупроводниковых транзисторов n-типа». Нанотехнологии . 23 (21): 215204. arXiv : 1203.4811 . Bibcode : 2012Nanot..23u5204P . DOI : 10.1088 / 0957-4484 / 23/21/215204 . PMID 22552118 . S2CID 206063658 .  

Дальнейшее чтение [ править ]

См. Также: Список книг об интегральных схемах серии 4000
  • Бейкер, Р. Джейкоб (2010). CMOS: схемотехника, компоновка и моделирование, третье издание . Wiley-IEEE. п. 1174. ISBN 978-0-470-88132-3.
  • Вест, Нил HE; Харрис, Дэвид М. (2010). CMOS VLSI Design: A Circuits and Systems Perspective, Fourth Edition . Бостон: Пирсон / Эддисон-Уэсли. п. 840. ISBN 978-0-321-54774-3.
  • Вендрик, HJM (2017). ИС нанометрового КМОП: от основ до ASIC . Springer. п. 770. DOI : 10.1007 / 978-3-319-47597-4 . ISBN 978-3-319-47595-0.
  • Мид, Карвер А. и Конвей, Линн (1980). Введение в системы СБИС . Бостон: Эддисон-Уэсли. ISBN 0-201-04358-0.CS1 maint: multiple names: authors list (link)

Внешние ссылки [ править ]

  • Описание ворот CMOS и интерактивные иллюстрации
  • LASI - это инструмент САПР «общего назначения» для компоновки ИС. Его можно бесплатно загрузить и использовать в качестве инструмента для компоновки КМОП-схем.