Логика текущего режима ( CML ) или логика с подключением к источнику ( SCL ) - это стиль цифрового дизайна, используемый как для логических вентилей, так и для цифровой сигнализации цифровых данных на уровне платы .
Основной принцип CML заключается в том, что ток от генератора постоянного тока направляется между двумя альтернативными путями в зависимости от того, представлен ли логический ноль или логическая единица. Обычно генератор подключается к двум истокам пары дифференциальных полевых транзисторов, причем два пути являются их двумя стоками. Биполярные эквиваленты работают таким же образом, при этом выход снимается с коллекторов транзисторов BJT.
Как дифференциальное межсоединение на уровне печатных плат, он предназначен для передачи данных со скоростью от 312,5 Мбит / с до 3,125 Гбит / с по стандартным печатным платам . [1]
Передача является двухточечной, однонаправленной и обычно заканчивается в месте назначения резисторами 50 Ом на V cc на обеих дифференциальных линиях. CML часто используется в интерфейсах к оптоволоконным компонентам. Принципиальная разница между CML и ECL как технологией связи заключается в выходном сопротивлении каскада драйвера: эмиттерный повторитель ECL имеет низкое сопротивление около 5 Ом, тогда как CML подключается к стокам управляющих транзисторов, которые имеют высокий импеданс, Таким образом, полное сопротивление подтягивающей / понижающей цепи (обычно резистивное 50 Ом) является эффективным выходным сопротивлением. Импеданс возбуждения, близкий к характеристическому сопротивлению ведомой линии, значительно снижает нежелательный звон.
Сигналы CML также оказались полезными для соединений между модулями. CML - это физический уровень, используемый в видеосвязи DVI и HDMI , интерфейсах между контроллером дисплея и монитором. [2]
Кроме того, CML широко используется в высокоскоростных интегрированных системах, таких как телекоммуникационные системы, такие как приемопередатчики последовательных данных, синтезаторы частот.
Операция
Быстрая работа схем CML в основном обусловлена более низким размахом выходного напряжения по сравнению со статическими схемами CMOS, а также очень быстрым переключением тока, происходящим на входных транзисторах дифференциальной пары. Одним из основных требований логической схемы токового режима является то, что транзистор смещения тока должен оставаться в области насыщения, чтобы поддерживать постоянный ток.
Ультра низкая мощность
В последнее время CML используется в приложениях со сверхнизким энергопотреблением. Исследования показывают, что, хотя ток утечки в обычных статических КМОП-схемах становится серьезной проблемой для снижения рассеиваемой энергии, хороший контроль над потреблением тока CML делает их очень хорошим кандидатом для использования с чрезвычайно низким энергопотреблением. Так называемая подпороговая CML или подпороговая логика, связанная с источником (STSCL), [3] [4] [5], потребление тока каждым вентилем может быть уменьшено до нескольких десятков пикоампер.
Смотрите также
- Низковольтная дифференциальная сигнализация (LVDS) Дифференциальный стандарт, используемый в основном для сигналов между модулями.
- Эмиттерно-связанная логика с положительным опорным сигналом, стандарт дифференциальной сигнализации для высокоскоростной межмодульной связи
Рекомендации
- ^ Последовательный интерфейс для преобразователей данных,стандарт JEDEC JESD204, апрель 2006 г.
- ^ «Общие сведения о сигналах DVI ‐ D, HDMI и DisplayPort» (PDF) . Архивировано из оригинального (PDF) 2 ноября 2013 года . Проверено 30 октября 2013 .
- ^ Таджалли, Армин; Виттоц, Эрик; Брауэр, Элизабет Дж .; Леблебичи, Юсуф. "Логические схемы подпорогового МОП-режима сверхнизкой мощности с использованием новой концепции устройства нагрузки". Esscirc 2007 .
- ^ Таджалли, Армин; Леблебичи, Юсуф (27 сентября 2010 г.). Конструкция ИС со смешанными сигналами с крайне низким энергопотреблением: подпороговые схемы, связанные с источником . Спрингер , Нью-Йорк. ISBN 978-1-4419-6477-9.
- ^ Рейндерс, Неле; Дехайн, Вим (2015). Написано в Хеверли, Бельгия. Сверхнизковольтная конструкция энергоэффективных цифровых схем . Аналоговые схемы и обработка сигналов (ACSP) (1-е изд.). Чам, Швейцария: Springer International Publishing AG, Швейцария . DOI : 10.1007 / 978-3-319-16136-5 . ISBN 978-3-319-16135-8. ISSN 1872-082X . LCCN 2015935431 .
- Уровень системного интерфейса 5 (SxI-5): общие электрические характеристики для параллельных интерфейсов 2,488–3,125 Гбит / с. ОИС , октябрь 2002 г.
- TFI-5: Соглашение о реализации интерфейса TDM Fabric to Framer. ОИС, 16 сентября 2003 г.
- Введение в LVDS, PECL и CML, Максим, http://pdfserv.maxim-ic.com/en/an/AN291.pdf
- http://www.ee.iitm.ac.in/~nagendra/videolectures/doku.php?id=ee685:start
- Взаимодействие между уровнями LVPECL, VML, cml и LVDS, http://focus.ti.com/lit/an/slla120/slla120.pdf
- Для получения дополнительных сведений об автоматизации проектирования и разработке схем CML с низким энергопотреблением см .: http://lsm.epfl.ch
Внешние ссылки
- JESD204B - стандарт JEDEC для интерфейса последовательных данных - Analog Devices
- Обзор JESD204B (слайды) - Texas Instruments