Циклов на инструкцию

Эта статья требует дополнительных ссылок для проверки . Пожалуйста, помогите улучшить эту статью , добавив цитаты из надежных источников . Материал, не полученный от источника, может быть оспорен и удален.
Найти источники: «Циклов на инструкцию» - новости · газеты · книги · ученый · JSTOR ( декабрь 2009 г. ) ( Узнайте, как и когда удалить этот шаблон сообщения )

В компьютерной архитектуре , циклы в инструкцию (ака такты на инструкцию , часы в инструкцию , или CPI ) является одним из аспектов процессора производительности: среднее количество тактов в инструкцию для фрагмента программы или программы. ^[1] Это мультипликативный обратная из команд за цикл .

Определение [ править ]

Среднее количество циклов на инструкцию в данном процессе определяется следующим:

${\ displaystyle CPI = {\ frac {\ Sigma _ {i} (IC_ {i}) (CC_ {i})} {IC}}}$

Где - количество инструкций для данного типа инструкций , - это тактовые циклы для этого типа инструкции и - это общее количество инструкций. Суммирование сумм по всем типам инструкций для данного процесса тестирования. ${\ displaystyle IC_ {i}}$ ${\ displaystyle i}$ ${\ displaystyle CC_ {i}}$ ${\ Displaystyle IC = \ Sigma _ {i} (IC_ {i})}$

Объяснение [ править ]

Предположим, что это классический конвейер RISC со следующими пятью этапами:

Цикл выборки инструкций (IF).
Цикл (ID) декодирования инструкций / выборки регистра.
Цикл исполнения / эффективного адреса (EX).
Доступ к памяти (MEM).
Цикл обратной записи (WB).

Каждый этап требует одного тактового цикла, и инструкция проходит через этапы последовательно. Без конвейерной обработки в многоцикловом процессоре новая инструкция выбирается на этапе 1 только после того, как предыдущая инструкция завершается на этапе 5, поэтому количество тактовых циклов, необходимых для выполнения инструкции, равно пяти (CPI = 5> 1). В этом случае процессор называется субскалярным . При конвейерной обработке новая инструкция извлекается каждый такт за счет использования параллелизма на уровне инструкций., поэтому, поскольку теоретически можно иметь пять инструкций на пяти этапах конвейера одновременно (одна инструкция на этап), другая инструкция завершит этап 5 в каждом тактовом цикле, и в среднем количество тактовых циклов, необходимых для выполнения инструкции, равно 1 (ИПЦ = 1). В этом случае процессор называется скалярным .

Для процессора с одним исполнительным модулем наилучший достижимый CPI равен 1. Однако с процессором с несколькими исполнительными модулями можно достичь даже лучших значений CPI (CPI <1). В этом случае процессор называется суперскалярным.. Чтобы получить лучшие значения CPI без конвейерной обработки, количество исполнительных единиц должно быть больше, чем количество этапов. Например, с шестью исполнительными модулями шесть новых инструкций выбираются на этапе 1 только после того, как шесть предыдущих инструкций заканчиваются на этапе 5, поэтому в среднем количество тактовых циклов, необходимых для выполнения инструкции, составляет 5/6 (CPI = 5 / 6 <1). Чтобы получить лучшие значения CPI с конвейерной обработкой, должно быть как минимум два исполнительных модуля. Например, с двумя исполнительными модулями, две новые инструкции выбираются каждый тактовый цикл за счет использования параллелизма на уровне команд, поэтому две разные инструкции будут завершать этап 5 в каждом тактовом цикле, и в среднем количество тактовых циклов, необходимых для выполнения инструкции, равно 1/2 (CPI = 1/2 <1).

Примеры [ править ]

Пример 1 [ править ]

Для многоциклового MIPS существует пять типов инструкций:

Нагрузка (5 циклов)
Магазин (4 цикла)
R-тип (4 цикла)
Ветка (3 цикла)
Прыжок (3 цикла)

Если в программе есть:

Инструкции по загрузке 50%
25% магазин инструкции
15% инструкции типа R
8% инструкции ветвления
2% инструкции перехода

тогда ИПЦ равен:

${\text{CPI}}={\frac {5\times 50+4\times 25+4\times 15+3\times 8+3\times 2}{100}}=4.4$

Пример 2 [ править ]

^[2] Длявыполнения тестовой программы использовался процессор400 МГц со следующим набором инструкций исчетчиком тактов :

ТИП инструкции	Количество инструкций	Счетчик тактовых циклов
Целочисленная арифметика	45000	1
Передача данных	32000	2
Плавающая точка	15000	2
Передача управления	8000	2

Определите эффективный CPI, скорость MIPS (миллионов инструкций в секунду) и время выполнения для этой программы.

${\text{CPI}}={\frac {45000\times 1+32000\times 2+15000\times 2+8000\times 2}{100000}}={\frac {155000}{100000}}=1.55$

$400\,{\text{MHz}}=400,000,000\,{\text{Hz}}$

с: и ${\text{MIPS}}\propto 1/{\text{CPI}}$ ${\text{MIPS}}\propto {\text{clock frequency}}$

${\text{Effective processor performance}}={\text{MIPS}}={\frac {\text{clock frequency}}{\text{CPI}}}\times {\frac {1}{\text{1 Million}}}$ $={\frac {400,000,000}{1.55\times 1000000}}={\frac {400}{1.55}}=258\,{\text{MIPS}}$

Следовательно:

${\text{Execution time}}(T)={\text{CPI}}\times {\text{Instruction count}}\times {\text{clock time}}={\frac {{\text{CPI}}\times {\text{Instruction Count}}}{\text{frequency}}}$ $={\frac {1.55\times 100000}{400\times 1000000}}={\frac {1.55}{4000}}=0.0003875\,{\text{sec}}=0.3875\,{\text{ms}}$

См. Также [ править ]

Цикл в секунду ( Гц )
Инструкции на цикл (IPC)
Инструкций в секунду (IPS)
Миф о мегагерцах
MIPS
Бенчмарк статья является полезным введение измерения производительности компьютера для тех читателей , интересующихся этой темой.

Ссылки [ править ]

^ Паттерсон, Дэвид А .; Хеннесси, Джон Л. Компьютерная организация и дизайн: аппаратно-программный интерфейс .
^ Продвинутая компьютерная архитектура Кай Хванга, Глава 1, Задача 1.1.

[1] Паттерсон, Дэвид А .; Хеннесси, Джон Л. Компьютерная организация и дизайн: аппаратно-программный интерфейс .

[2] Продвинутая компьютерная архитектура Кай Хванга, Глава 1, Задача 1.1.

[1]