Из Википедии, бесплатной энциклопедии
  (Перенаправлено из Emitter Coupled Logic )
Перейти к навигации Перейти к поиску
Базовая схема затвора Motorola ECL 10,000 [1]

В электронике логика с эмиттерной связью ( ECL ) - это семейство высокоскоростных интегральных схем на биполярных транзисторах . ECL использует дифференциальный усилитель BJT с перегрузкой с несимметричным входом и ограниченным током эмиттера, чтобы избежать насыщенной (полностью включенной) области работы и ее медленного выключения. [2] Поскольку ток направляется между двумя ветвями пары с эмиттерной связью, ECL иногда называют логикой управления током (CSL), [3] логикой режима тока (CML) [4] или эмиттерным повторителем переключателя тока. (CSEF) логика. [5]

В ECL транзисторы никогда не находятся в насыщении, входные / выходные напряжения имеют небольшой размах (0,8 В), входное сопротивление высокое, а выходное сопротивление низкое. В результате транзисторы меняют состояние быстро, задержки затвора малы, а возможность разветвления высока. [6] Кроме того, практически постоянный ток, потребляемый дифференциальными усилителями, сводит к минимуму задержки и сбои из-за индуктивности и емкости питающей линии, а дополнительные выходы уменьшают время распространения сигнала по всей цепи за счет уменьшения количества инверторов.

Основным недостатком ECL является то, что каждый вентиль постоянно потребляет ток, а это означает, что он требует (и рассеивает) значительно больше энергии, чем у других логических семейств, особенно в состоянии покоя.

Эквивалент логики с эмиттерной связью, созданной на полевых транзисторах , называется логикой с подключением к источнику (SCFL). [7]

Вариант ECL, в котором все пути сигнала и входы затвора являются дифференциальными, известен как логика дифференциального переключателя тока (DCS). [8]

История [ править ]

Текущий переключатель Юрк (около 1955 г.) [9]

ECL был изобретен в августе 1956 г. в IBM по Hannon С. Yourke . [10] [11] Первоначально называемая логикой управления током , она использовалась в компьютерах Stretch , IBM 7090 и IBM 7094 . [9] Логика также называлась схемой токового режима. [12] Он также использовался для создания схем ASLT в IBM 360/91. [13] [14] [15]

Текущий переключатель Yourke представлял собой дифференциальный усилитель, логические уровни которого на входе отличались от логических уровней на выходе. «Однако в токовом режиме выходной сигнал состоит из уровней напряжения, которые варьируются примерно на опорный уровень, отличный от опорного входного уровня». [16] В конструкции Yourke два опорных логических уровня различались на 3 вольта. Следовательно, были использованы две дополнительные версии: версия NPN и версия PNP. Выход NPN может управлять входами PNP, и наоборот. «Недостатки в том, что требуются более разные напряжения питания, и требуются как pnp, так и npn транзисторы». [9]

Вместо чередования каскадов NPN и PNP в другом методе связи использовались стабилитроны и резисторы для сдвига выходных логических уровней, чтобы они были такими же, как входные логические уровни. [17]

Начиная с начала 1960-х годов, схемы ECL были реализованы на монолитных интегральных схемах и состояли из входного каскада дифференциального усилителя для выполнения логики, а затем каскада эмиттерного повторителя для управления выходами и сдвига выходных напряжений, чтобы они были совместимы с входами. . Выходные каскады эмиттерного повторителя также могут использоваться для выполнения проводной или логической схемы .

Motorola представила свою первую линейку цифровых монолитных интегральных схем, MECL I, в 1962 году. [18] Motorola разработала несколько улучшенных серий, с MECL II в 1966 году, MECL III в 1968 году со временем распространения затвора 1 наносекунда и частотой переключения триггеров 300 МГц , и серии 10 000 (с более низким энергопотреблением и контролируемой скоростью кромки) в 1971 году. [19] Семейство MECL 10H было представлено в 1981 году. [20] Fairchild представила семейство F100K. [ когда? ]

Семейство ECLinPS («ECL в пикосекундах») было представлено в 1987 году. [21] ECLinPS имеет задержку на один вентиль 500 пс и частоту переключения триггера 1,1 ГГц. [22] Компоненты семейства ECLinPS доступны из различных источников, включая Arizona Microtek, Micrel, National Semiconductor и ON Semiconductor. [23]

Высокое энергопотребление ECL означало, что он использовался в основном, когда высокая скорость является жизненно важным требованием. Старые высокопроизводительные мэйнфреймы, такие как члены Enterprise System / 9000 из семейства компьютеров IBM ESA / 390 , использовали ECL [24], как и Cray-1 ; [25] и мэйнфреймы Amdahl первого поколения . (Текущие мэйнфреймы IBM используют CMOS . [26] ) С 1975 по 1991 годы все самые производительные процессоры Digital Equipment Corporation были основаны на многокристальных процессорах ECL - от ECL KL10 до ECL VAX 8000 и VAX 9000.до появления в 1991 г. однокристального CMOS NVAX, когда не удалось разработать конкурентоспособный однокристальный ECL-процессор. [27] MIPS R6000 компьютеры также используется ЭХЛЫ. В некоторых из этих компьютерных проектов использовались вентильные матрицы ECL .

Реализация [ править ]

На рисунке представлена ​​типичная принципиальная схема ECL на основе Motorola MECL. В этой схеме, транзистор Т5 'представляет собой выходной транзистор предыдущего ECL ворот , который обеспечивает логический сигнал на вход транзистора Т1 / ИЛИ с NOR ворот, другой вход в T2 и имеет выходы Y и Y . Дополнительные изображения иллюстрируют работу схемы путем визуализации разгрузки напряжения и топологии тока при низком входном напряжении (логический «0»), во время перехода и при высоком входном напряжении (логическая «1»).

ECL основан на эмиттерно-связанной ( длиннохвостой ) паре, заштрихованной красным на рисунке справа. Левая половина пары (заштрихована желтым цветом) состоит из двух параллельно соединенных входных транзисторов T1 и T2 (рассматривается примерный двухвходовой вентиль), реализующих логику ИЛИ-ИЛИ. Базовое напряжение правого транзистора T3 фиксируется источником опорного напряжения, заштрихованным светло-зеленым: делителем напряжения с термокомпенсацией диода (R1, R2, D1 и D2), а иногда и буферизирующим эмиттерным повторителем (не показан на рисунке). ); таким образом, напряжения на эмиттере остаются относительно стабильными. В результате резистор R E с общим эмиттером действует почти как источник тока . Выходные напряжения на резисторах нагрузки коллектора R C1 и R C3сдвигаются и буферизируются на инвертирующий и неинвертирующий выходы эмиттерными повторителями T4 и T5 (заштрихованы синим). Выходные эмиттерные резисторы R E4 и R E5 существуют не во всех версиях ECL. В некоторых случаях оконечные резисторы линии 50 Ом, подключенные между основаниями входных транзисторов, и -2 В действуют как эмиттерные резисторы. [28]

Операция [ править ]

Работа схемы ECL рассматривается ниже в предположении, что входное напряжение подается на базу T1, в то время как вход T2 не используется или применяется логический «0».

Во время перехода ядро схемы - пара с эмиттерной связью (T1 и T3) - действует как дифференциальный усилитель с несимметричным входом. Источник тока с «длинным хвостом» (R E ) устанавливает полный ток, протекающий через две ветви пары. Входное напряжение управляет током, протекающим через транзисторы, распределяя его между двумя ножками, направляя его в одну сторону, когда он не находится рядом с точкой переключения. Коэффициент усиления выше, чем в конечных состояниях (см. Ниже), и схема переключается быстро.

При низком входном напряжении (логический «0») или при высоком входном напряжении (логическая «1») дифференциальный усилитель перегружается. Транзистор (T1 или T3) является отсечным, а другой (T3 или T1) находится в активной линейной области, действуя как каскад с общим эмиттером с вырождением эмиттера, который забирает весь ток, вызывая дефицит другого запорного транзистора.
Активный транзистор нагружен относительно высоким сопротивлением эмиттера R E, что вносит значительную отрицательную обратную связь (вырождение эмиттера). Чтобы предотвратить насыщение активного транзистора, чтобы время диффузии, замедляющее восстановление после насыщения, не входило в логическую задержку, [2]Сопротивления эмиттера и коллектора выбираются таким образом, чтобы при максимальном входном напряжении на транзисторе оставалось некоторое напряжение. Остаточный коэффициент усиления низкий ( K  =  R C / R E  <1). Схема нечувствительна к изменениям входного напряжения, и транзистор прочно остается в активной линейной области. Входное сопротивление высокое из-за последовательной отрицательной обратной связи.
Запирающий транзистор разрывает соединение между его входом и выходом. В результате его входное напряжение не влияет на выходное напряжение. Входное сопротивление снова высокое, поскольку переход база-эмиттер отсечен.

Характеристики [ править ]

Другие заслуживающие внимания характеристики семейства ECL включают тот факт, что потребляемый большой ток примерно постоянен и существенно не зависит от состояния цепи. Это означает, что схемы ECL генерируют относительно небольшой шум мощности, в отличие от других типов логики, которые потребляют больше тока при переключении, чем в состоянии покоя. В криптографических приложениях схемы ECL также менее подвержены атакам по побочным каналам, таким как дифференциальный анализ мощности . [ необходима цитата ]

Время распространения для этой схемы может быть меньше наносекунды, включая задержку сигнала на входе и выходе из корпуса ИС. Какой-то тип ECL всегда был самым быстрым логическим семейством. [29] [30]

Радиационное упрочнение : в то время как обычные промышленные чипы могут выдерживать 100 серых (10 крад), многие устройства ECL работают после 100000 серых (10 Мрад). [31]

Источники питания и логические уровни [ править ]

Цепи ECL обычно работают с отрицательным источником питания (положительный конец источника питания соединен с землей). Другие семейства логических схем заземляют отрицательный конец источника питания. Это сделано в основном для минимизации влияния колебаний источника питания на логические уровни. ECL более чувствителен к шуму на V CC и относительно невосприимчив к шуму на V EE . [32]Поскольку заземление должно быть наиболее стабильным напряжением в системе, ECL указывается с положительным заземлением. В связи с этим при изменении питающего напряжения падение напряжения на коллекторных резисторах изменяется незначительно (в случае эмиттерного источника постоянного тока они не меняются вообще). Поскольку коллекторные резисторы прочно «связаны» с землей, выходные напряжения слегка «смещаются» (или не перемещаются совсем). Если отрицательный конец источника питания был заземлен, резисторы коллектора были бы присоединены к положительной шине. Поскольку постоянное напряжение падает на резисторах коллектора незначительно (или не изменяется совсем), выходные напряжения следуют за изменениями напряжения питания, и две части схемы действуют как переключатели уровня постоянного тока. В этом случае делитель напряжения R1-R2 до некоторой степени компенсирует колебания напряжения.У положительного блока питания есть еще один недостаток - выходные напряжения будут незначительно изменяться (± 0,4 В) на фоне высокого постоянного напряжения (+3,9 В). Другой причиной использования отрицательного источника питания является защита выходных транзисторов от случайного короткого замыкания между выходом и землей.[33] (но выходы не защищены от короткого замыкания с отрицательной шиной).

Значение напряжения питания выбирается таким образом, чтобы через компенсирующие диоды D1 и D2 протекал достаточный ток, а падение напряжения на резисторе R E с общим эмиттером было адекватным.

Схемы ECL, доступные на открытом рынке, обычно работают с логическими уровнями, несовместимыми с другими семействами. Это означало, что взаимодействие между ECL и другими логическими семействами, такими как популярное семейство TTL , требовало дополнительных интерфейсных схем. Тот факт, что высокий и низкий логические уровни относительно близки, означает, что ECL страдает небольшим запасом шума, что может быть неприятным.

По крайней мере, один производитель, IBM , сделал схемы ECL для использования в собственных продуктах производителя. Источники питания существенно отличались от тех, что используются на открытом рынке. [24]

PECL [ править ]

Положительная логика с эмиттерной связью , также называемая псевдо-ECL (PECL), представляет собой дальнейшее развитие ECL с использованием положительного источника питания 5 В вместо отрицательного источника питания 5,2 В. [34] Низковольтная положительная эмиттерно-связанная логика (LVPECL) - это оптимизированная по мощности версия PECL, использующая положительное напряжение 3,3 В вместо источника питания 5 В. PECL и LVPECL - это системы дифференциальной сигнализации, которые в основном используются в высокоскоростных цепях и схемах распределения тактовых импульсов.

Уровни логики: [35]

ТипV eeV низкийV высокийV куб.V см
PECLGND3,4 В4,2 В5,0 В
LVPECLGND1,6 В2,4 В3,3 В2,0 В
Примечание. В см - это диапазон синфазного напряжения.

См. Также [ править ]

  • Motorola MC10800

Ссылки [ править ]

  1. ↑ Оригинальный рисунок по Уильяму Р. Бладу младшему (1972). Справочник по проектированию систем MECL 2-е изд. НП: Motorola Semiconductor Products. 1.
  2. ^ a b Брайан Лоулесс. «Модуль 4: ЭСЛ-эмиттерная логика» (PDF) . Фундаментальная цифровая электроника .
  3. ↑ Ананд Кумар (2008). Импульсные и цифровые схемы . PHI Learning Pvt. ООО п. 472. ISBN. 978-81-203-3356-7.
  4. ^ TJ Stonham (1996). Методы цифровой логики: принципы и практика . Тейлор и Фрэнсис США. п. 173. ISBN. 978-0-412-54970-0.
  5. ^ Рао Р. Tummala (2001). Основы упаковки микросистем . McGraw-Hill Professional. п. 930. ISBN 978-0-07-137169-8.
  6. ^ Форрест М. Мимс (2000). Альбом для вырезок "Схема Форреста Мимса" . 2 . Newnes. п. 115. ISBN 978-1-878707-48-2.
  7. ^ Деннис Фишер и Эй Джей Баль (1995). Справочник по применению арсенида галлия IC . 1 . Эльзевир. п. 61. ISBN 978-0-12-257735-2.
  8. ↑ EB Eichelberger и SE Bello (май 1991 г.). «Переключатель дифференциального тока - высокая производительность при малой мощности» . Журнал исследований и разработок IBM . 35 (3): 313–320. DOI : 10.1147 / rd.353.0313 .
  9. ^ a b c Э. Я. Рымашевский; и другие. (1981). «Технология полупроводниковой логики в IBM» (PDF) . Журнал исследований и разработок IBM . 25 (5): 607–608. DOI : 10.1147 / rd.255.0603 . ISSN 0018-8646 . Архивировано из оригинального (PDF) 5 июля 2008 года . Проверено 27 августа 2007 года .  
  10. ^ Ранняя история транзисторов в IBM .
  11. ^ Yourke, Ханнон С. (октябрь 1956), Millimicrosecond не-насыщая переключения транзисторов схемы (PDF) , Stretch Circuit Memo # 3 . В схемах Юрка использовались коммерческие транзисторы, а средняя задержка затвора составляла 12 нс.
  12. ^ Рор, Уильям Д .; Торп, Даррелл, ред. (1963). Справочник по быстродействующим переключающим транзисторам . Motorola., п. 37.
  13. ^ Системы IBM 360 и Early 370 . 2003. с. 108. ISBN 0262517205.
  14. ^ JL Лэнгдон, EJ VanDerveer (1967). «Дизайн быстродействующего транзистора для переключателя тока ASLT» (PDF) . Журнал исследований и разработок IBM . 11 : 69. DOI : 10,1147 / rd.111.0069 .
  15. ^ «Логические блоки, автоматизированные логические схемы SLT, SLD, ASLT, MST» (PDF) . IBM. п. 1-10 . Проверено 11 сентября 2015 года .
  16. ^ Roehr & Торп +1963 , стр. 39
  17. ^ Roehr & Торп +1963 , стр. 40, 261
  18. ^ Уильям Р. Блад младший (1988) [1980]. Справочник по проектированию систем MECL (PDF) (4-е изд.). Motorola Semiconductor Products, переизданный On Semiconductor. п. vi.
  19. ^ Уильям Р. Блад младший (октябрь 1971). Справочник по проектированию систем MECL (Первое издание). Motorola Inc., стр. vi – vii.
  20. ^ «TND309: Общая информация для MECL 10H и MECL 10K» . 2002. с. 2.
  21. ^ Анил К. Майни. «Цифровая электроника: принципы, устройства и приложения» . 2007. с. 148.
  22. ^ «Высокопроизводительные данные ECL: ECLinPS и ECLinPS Lite» . 1996. стр. iii.
  23. ^ Изготовители логики ECL - "Эмиттерно-связанная логика" .
  24. ^ a b А. Э. Бариш; и другие. (1992). «Повышена производительность микросхем биполярной логики IBM Enterprise System / 9000» . Журнал исследований и разработок IBM . 36 (5): 829–834. DOI : 10.1147 / rd.365.0829 .
  25. Перейти ↑ RM Russell (1978). «Компьютерная система CRAY1» (PDF) . Коммуникации ACM . 21 (1): 63–72. DOI : 10.1145 / 359327.359336 . Проверено 27 апреля 2010 года .
  26. ^ «Техническое введение в систему IBM zEnterprise» (PDF) . 1 августа 2013 г. Архивировано из оригинального (PDF) 03.11.2013.
  27. ^ Боб Супник. "Raven: Введение: Загадка ECL"
  28. Перейти ↑ Blood, WR (1972). Справочник по проектированию систем MECL 2-е изд. NP: Motorola Semiconductor Products Inc. стр. 3.
  29. ^ Джон Ф. Вакерли. Дополнение к Принципам и методам цифрового дизайна. Раздел «ECL: логика с эмиттерной связью» .
  30. ^ Седра; Смит. «Микроэлектронные схемы». 2015. Раздел «Эмиттерно-связанная логика (ECL)» . п. 47.
  31. ^ Leppälä, Кари; Веркасало, Раймо (1989). «Защита компьютеров управления приборами от мягких и жестких ошибок и воздействия космических лучей». CiteSeerX 10.1.1.48.1291 .  Цитировать журнал требует |journal=( помощь )
  32. ^ Электронный справочник материалов: упаковка (стр. 163) Меррилла Л. Мингеса, ASM International. Справочник комитета
  33. ↑ Современная цифровая электроника, автор RP Jain (стр. 111)
  34. ↑ Джон Голди (21 января 2003 г.). «LVDS, CML, ECL - дифференциальные интерфейсы с нечетными напряжениями» . EE Times .
  35. ^ Взаимодействие между уровнями LVPECL, VML, CML и LVDS .

Дальнейшее чтение [ править ]

  • Савард, Джон Дж. Г. (2018) [2005]. «Из чего сделаны компьютеры» . квадиблок . Архивировано 02 июля 2018 года . Проверено 16 июля 2018 .
  • US 2964652 , Yourke, Hannon S., «Transistor Switching Circuits», опубликовано 15 ноября 1956 г., опубликовано 13 декабря 1960 г. 
  • Юрке, Хэннон С. (сентябрь 1957 г.). «Транзисторные схемы коммутации миллимикросекундного тока». Сделки IRE по теории цепей . 4 (3): 236–240. DOI : 10.1109 / TCT.1957.1086377 . ISSN  0096-2007 .
  • Мюллер, Дитер (2008) [2006]. «Тестовый запуск DECL - Дифференциальная эмиттерная логика» . Архивировано 18 июля 2018 года . Проверено 18 июля 2018 .

Внешние ссылки [ править ]

  • Таблицы данных по семейству логики Motorola MECL, 1963 г.
  • Общая информация для MECL 10H и MECL 10K