«Verilog HDL возник в компании Automated Integrated Design Systems (позже переименованной в Gateway Design Automation ) в 1985 году. В то время компания была частной собственностью доктора Прабху Гоэля , изобретателя алгоритма генерации тестов PODEM (Path-Oriented Decision Making). [1] Verilog HDL был разработан Филом Мурби , [2] который позже стал главным дизайнером Verilog-XL и первым корпоративным сотрудником в Cadence Design Systems . Автоматизация проектирования шлюзов быстро росла с успехом Verilog-XL и была окончательно приобретена компанией Cadence Design Systems, Сан-Хосе , Калифорния, в 1989 году ». [3]
Ссылки [ править ]
- ^ Роль Гоэля в изобретении PODEM кратко описана в Альберто Санжиованни-Винчентелли. (Ноябрь – декабрь 2003 г.) Приливы EDA. IEEE Design and Test of Computers . стр.62. Просмотрено 20 сентября 2006 г. на веб-сайте Калифорнийского университета в Беркли. Архивировано 5 февраля2012 г. на Wayback Machine .
- ^ Конференция по автоматизации проектирования. (2006). Награды (pdf). Веб-сайт DAC. Архивировано 22 июля 2012 г. на Wayback Machine стр. 2
- ^ Verilog.com рассматривается 20 сентября 2006.
 | Эта статья о компании или корпорации, связанной с информационными технологиями или программным обеспечением, является незавершенной . Вы можете помочь Википедии, расширив ее . |
