Из Википедии, бесплатной энциклопедии
Перейти к навигации Перейти к поиску

Макет в сравнении Схема ( ЛВС ) является класс электронной автоматизации проектирования программного обеспечения верификации (ЭДА) , который определяет , является ли конкретный топологии интегральных микросхем соответствует оригинальной схеме или электрической схеме конструкции.

Фон [ править ]

Успешная проверка правил проектирования (DRC) гарантирует, что макет соответствует правилам, разработанным / необходимым для безупречного изготовления. Однако это не гарантирует, что это действительно схема, которую вы хотите изготовить. Здесь используется проверка LVS.

Потребность в таких программах была признана относительно рано в истории ИС, и программы для выполнения этого сравнения были написаны еще в 1975 году. [1] Эти ранние программы работали в основном на уровне изоморфизма графов , проверяя соответствие схемы и компоновки. действительно идентичны. С появлением цифровой логики это стало слишком ограничительным, поскольку одна и та же функция может быть реализована множеством различных (и неизоморфных) способов. Поэтому LVS был дополнен формальной проверкой эквивалентности , которая проверяет, выполняют ли две схемы одну и ту же функцию, не требуя изоморфизма. [2]

Отметьте [ редактировать ]

Программное обеспечение проверки LVS распознает нарисованные формы макета, которые представляют электрические компоненты схемы, а также связи между ними. Этот список соединений сравнивается программным обеспечением "LVS" с аналогичной схемой или схемой списка соединений .

Проверка LVS включает три этапа:

  1. Извлечение: программа берет файл базы данных, содержащий все нарисованные слои для представления схемы во время компоновки. Затем он запускает базу данных через множество логических операций на основе областей, чтобы определить полупроводниковые компоненты, представленные на чертеже, по слоям их конструкции. Площадь на основе логических операцийиспользовать полигональные области в качестве входных и генерировать выходные полигональные области из этих операций. Эти операции используются для определения уровней распознавания устройств, выводов этих устройств, проводников и переходных структур, а также расположения выводов (также известных как точки иерархического соединения). Слои, которые образуют устройства, могут иметь различные измерения, и эти измерения могут быть прикреплены к этим устройствам. Слои, которые представляют собой «хорошую» проводку (проводники), обычно изготавливаются из металлов и называются металлами. Вертикальные соединения между этими слоями часто называют переходными отверстиями.
  2. Сокращение: во время сокращения программа объединяет извлеченные компоненты в последовательные и параллельные комбинации, если это возможно, и генерирует представление списка соединений базы данных топологии. Аналогичное сокращение выполняется для "исходного" списка соединений схемы.
  3. Сравнение: извлеченный список соединений компоновки затем сравнивается со списком соединений, взятым из принципиальной схемы. Если два списка соединений совпадают, схема проходит проверку LVS. На данный момент он считается «чистым LVS». (Математически компоновка и схематические списки соединений сравниваются путем выполнения проверки изоморфизма графа, чтобы увидеть, эквивалентны ли они.)

В большинстве случаев макет не проходит LVS в первый раз, когда инженер-макетчик проверяет отчеты программного обеспечения LVS и вносит изменения в макет. Типичные ошибки, возникающие во время LVS, включают:

  1. Короткое замыкание: два или более провода, которые нельзя соединять, были и должны быть разъединены.
  2. Открывается: провода или компоненты, которые должны быть подключены, остаются свисающими или подключенными частично. Чтобы это исправить, они должны быть правильно подключены.
  3. Несоответствие компонентов: были использованы компоненты неправильного типа (например, MOS-устройство с низким Vt вместо стандартного Vt MOS-устройства)
  4. Отсутствующие компоненты: ожидаемый компонент был исключен из макета.
  5. Несоответствие параметров: Компоненты в списке соединений могут содержать свойства. Инструмент LVS можно настроить для сравнения этих свойств с желаемым допуском. Если этот допуск не соблюдается, считается, что прогон LVS имеет ошибку свойства. Проверяемый параметр может не соответствовать точному совпадению, но все же может пройти, если допуск инструмента lvs позволяет это. (пример: если резистор в схеме имел сопротивление = 1000 (Ом), а в извлеченном списке соединений был согласованный резистор с сопротивлением = 997 (Ом), а допуск был установлен на 2%, то этот параметр устройства будет проходить как 997 в пределах 2% от 1000 (997 - это 99,7% от 1000, что находится в диапазоне от 98% до 102% допустимой погрешности допуска + -2%))

Программное обеспечение [ править ]

Коммерческое программное обеспечение [ править ]

Бесплатное программное обеспечение [ править ]

Ссылки [ править ]

  1. ^ Бэрд, HS; Чо, Ю.Е. (1975). Система проверки дизайна художественного произведения . Материалы 12-й конференции по автоматизации проектирования. IEEE Press. С. 414–420.
  2. ^ Фабио Соменци и Андреас Кюльманн, Проверка эквивалентности , глава 4 (том 2) Справочника по автоматизации проектирования электроники для интегральных схем , Лаваньо, Мартин и Шеффер, ISBN 0-8493-3096-3