Из Википедии, бесплатной энциклопедии
  (Перенаправлено с NEC V70 )
Перейти к навигации Перейти к поиску
NEC V60 / V70 / V80 / AFPP
NEC V60 die.jpg
Матрица микропроцессора NEC V60 Название "V60 D70616" внизу в центре.
Основная информация
ЗапущенV60: 1986
V70: 1987
V80: 1989
AFPP: 1989
Общий производитель (и)
Представление
Максимум. Тактовая частота процессора V60: 16 МГц
V70: 20/25 МГц
V80: 25/33 МГц
AFPP: 20 МГц
Ширина данныхV60: 16 (внутр.32)
V70: 32
V80: 32
Ширина адресаV60: 24 (внутр.32)
V70: 32
V80: 32
Ширина виртуального адреса32 линейный [1]
Кеш
Кэш L1V80: 1K / 1K
Архитектура и классификация
ЗаявлениеВстроенный ,
Миникомпьютер ,
Игровая аркада
Мин. размер элементаV60: 1,5 / 1,2 мкм
V70: 1,5 / 1,2 мкм
V80: 0,8 мкм
AFPP: 1,2 мкм
Микроархитектура«V60 / V70», «V80»
Набор инструкцийNEC V60-V80 [1]
инструкцииV60 / V70: 119
V80: 123
Расширения
  • V80: атомный
Физические характеристики
Транзисторы
  • V60: 375K
    V70: 385K
    V80: 980K
    AFPP: 433K
СопроцессорAFPP (μPD72691)
Пакет (ы)
  • V60: 68-контактный  PGA
    V60: 120-контактный  QFP
  • V70: 132-контактный  PGA
  • V70: 208-контактный  QFP
  • V80: 280-контактный  PGA
  • AFPP: 68-контактный  PGA
Продукты, модели, варианты
Кодовые названия продуктов
  • μPD70616R ‑ 16
  • мкПД70615ГД ‑ 16
  • μPD70632R ‑ 20
  • μPD70632R ‑ 25
  • мкПД70632ГД ‑ 20
  • μPD70832R ‑ 25
  • μPD70832R ‑ 33
  • μPD72691R ‑ 20
История
ПредшественникV20-V50
ПреемникСерия V800

NEC V60 [1] [2] был микропроцессором CISC, производимым NEC начиная с 1986 года. Он имеет блок управления памятью (MMU) и поддержку операционной системы реального времени (RTOS) для обеих систем, ориентированных на пользовательские приложения на базе Unix. [3] и для встроенных систем на базе I-TRON, ориентированных на аппаратное управление . В этой статье также описываются V70 и V80 , поскольку они используют ту же архитектуру набора команд (ISA), что и V60. [4] Кроме того, специальный совместный FPP , [5]Описаны отказоустойчивый механизм блокировки с несколькими процессорами под названием FRM , инструменты разработки, включая сертифицированную систему Ada MV ‑ 4000 и внутрисхемный эмулятор (ICE). Кратко представлены их преемники [6] семейства продуктов серии V800 .

Приложения V60 / V70 / V80 охватывали широкую область, в том числе: телефонные станции с коммутацией каналов , мини-компьютеры , аэрокосмические системы управления , [7] текстовые процессоры , промышленные компьютеры и различные игровые автоматы .

Введение [ править ]

NEC V60 [2] [1] - это процессор CISC [8] , производимый NEC с 1986 года. [9] Это был первый 32-разрядный микропроцессор общего назначения, коммерчески доступный в Японии. [10]

Основываясь на относительно традиционном дизайне для того периода, [11] [12] [13] [14] [15] V60 радикально отличался от предыдущего 16-битного процессора NEC серии V, V20-V50 , [16 ], которые были основаны на модели Intel 8086 , [8] хотя V60 имел возможность эмулировать V20 / V30. [1] : §10

Согласно документации NEC, это изменение архитектуры компьютера было вызвано растущим спросом и разнообразием языков программирования высокого уровня . Такие тенденции требовали процессора как с улучшенной производительностью, достигаемой за счет удвоения ширины шины до 32 бит, так и с большей гибкостью, облегченной наличием большого количества регистров общего назначения. [2] [1] Это были общие черты чипов RISC . [17] В то время переход от CISC к RISC, казалось, принес много преимуществ развивающимся рынкам.

Сегодня чипы RISC являются обычным явлением, а конструкции CISC, такие как Intel x86 и 80486, которые были широко распространены в течение нескольких десятилетий, внутренне используют функции RISC в своих микроархитектурах . [18] [19] По словам Пэта Гелсингера , обратная двоичная совместимость для устаревшего программного обеспечения более важна, чем изменение ISA. [20]

Обзор [ править ]

Набор инструкций [ править ]

V60 ( он же μPD70616) сохранил архитектуру CISC . [21] В руководстве описывается их архитектура как имеющая «особенности высокопроизводительных мэйнфреймов и суперкомпьютеров » с полностью ортогональным набором инструкций, который включает инструкции неоднородной длины, операции преобразования памяти в память, которые включают манипуляции со строками, и сложные операнды. -адресовочные схемы. [1] [2] [17]

Семья [ править ]

V60 внутренне работает как 32-битный процессор, а внешне обеспечивает 16-битные шины данных и 24-битные адреса. Кроме того, V60 имеет 32 32-битных регистра общего назначения. [1] : §1 Его базовая архитектура используется в нескольких вариантах. V70 (μPD70632), выпущенный в 1987 году, поддерживает 32-битные внешние шины. Выпущенный в 1989 году, V80 (μPD70832) [4] является кульминацией серии: он имеет встроенные кеши, предсказатель ветвлений и меньше полагается на микрокод для сложных операций. [22]

Программное обеспечение [ править ]

Операционная система , разработанная для серии V60-V80, как правило , ориентированы на операции в режиме реального времени . В серию было перенесено несколько ОС, включая версии Unix и I ‑ TRON, работающие в реальном времени. [23] [24]

Поскольку V60 / V70 использовался в различных японских аркадных играх , их архитектура набора команд эмулируется в симуляторе MAME CPU . [25] Последний открытый код доступен в репозитории GitHub . [26]

FRM [ править ]

Все три процессора имеют синхронный многоуровневый модульный механизм блокировки FRM (Functional Redundancy Monitoring) , который обеспечивает отказоустойчивые компьютерные системы . Для этого требуется несколько устройств одной и той же модели, одно из которых затем работает в «ведущем режиме», а другие устройства слушают ведущее устройство в «режиме проверки». Если два или более устройства одновременно выводят разные результаты через свои выводы «выхода неисправности», решение большинством голосов может быть принято внешними схемами. Кроме того, с помощью внешнего вывода можно выбрать метод восстановления для несовпадающей инструкции - либо «откат повторной попыткой», либо «откат вперед по исключению». [27] [28] [1] :§11 [4] [29] [30] :§3–229, 266

Имя PIN-кодаВвод / выводФункция
BMODE (FRM)ВходВыберите нормальный режим шины (мастер) или режим работы FRM (проверка)
БЛОК ( MSMAT )ВыходГлавный выход запрашивает блокировку шины, т. Е. Замораживает работу шины.
Выход проверочного прибора указывает на несоответствие.
BFREZВходУтверждение о зависании работы автобуса
RT / EPВходВыбор ввода для «отката повторной попыткой» или «отката вперед по исключению»

V60 [ править ]

Работа над процессором V60 началась в 1982 году с участием около 250 инженеров под руководством Йоичи Яно [31], а процессор дебютировал в феврале 1986 года. [32] Он имел шестиступенчатый конвейер, встроенный блок управления памятью и арифметика с плавающей запятой. Он был изготовлен с использованием двухслойной алюминиево-металлической КМОП-технологии в соответствии с правилом проектирования 1,5  мкм для реализации 375000 транзисторов на кристалле размером 13,9 × 13,8 мм 2 . [9] [33] Он работает при 5 В и изначально был упакован в 68-контактный PGA . [34] Первая версия работала на частоте 16 МГц и достигла 3,5 MIPS . [33]Цена его образца при запуске была установлена ​​на уровне 100000 иен (588,23 доллара США). Он был запущен в серийное производство в августе 1986 года. [33]

Sega Virtua Racing на базе Sega Model 1
( Внешняя ссылка )

Sega использовала этот процессор в большинстве своих наборов аркадных игр в 1990-х годах; как Сега система 32 и Сега Модель 1 архитектуры используются V60 в качестве основного процессора. (Последний использовал более дешевый вариант μPD70615, [35] который не реализует эмуляцию V20 / V30 и FRM. [36] ) V60 также использовался в качестве основного процессора в аркадной архитектуре SSV - названный так потому, что он был разработан совместно Seta , Sammy и Visco . [37] Первоначально Sega рассматривала возможность использования 16-МГц V60 в качестве основы для своей консоли Sega Saturn ; но после получения сообщения о том, что PlayStation использует частоту 33,8 МГц Процессор MIPS R3000A вместо этого выбрал для серийной модели двойную конструкцию SH-2 . [38]

В 1988 году NEC выпустила набор под названием PS98-145-HMW [39] для энтузиастов Unix . В комплект входила процессорная плата V60, которую можно было подключить к выбранным моделям компьютеров серии PC-9800, а также дистрибутив их порта UNIX System V , PC-UX / V Rel 2.0 (V60) , на 15 8-дюймовых гибких дисках. . Рекомендованная розничная цена этого комплекта составляла 450 000 иен. [39] Сами компании группы NEC интенсивно использовали процессор V60. Их коммутатор телефонной сети (коммутатор), который был одной из первых намеченных целей, использовал V60. В 1991 году они расширили линейку продуктов для текстовых процессоров, добавивBungou Mini (文豪 ミ ニ на японском) серий 5SX, 7SX и 7SD, в которых для быстройобработки контурных шрифтов использовался V60, а основным системным процессором был NEC V33 с тактовой частотой 16 МГц. [40] [41] Кроме того,варианты микрокода V60использовались всерии миникомпьютеров NEC MS-4100, которые на тот момент были самыми быстрыми в Японии. [42] [43] [44]

V70 [ править ]

V70 (μPD70632GD-20) в упаковке QFP , установлен на плате Jaleco Mega System32 PWB

V70 (μPD70632) улучшил V60, увеличив количество внешних шин до 32 бит, равных внутренним шинам. Он также был изготовлен с толщиной 1,5 мкм по технологии двух металлических слоев. Его 14,35 × 14,24 мм 2 штампа имел 385000 транзисторов и был упакован в керамическом 132-контактном PGA . Его MMU поддерживает пейджинг по запросу . Его модуль с плавающей запятой соответствовал стандарту IEEE 754 . [29] Версия с частотой 20 МГц достигла максимальной производительности 6,6 MIPS и была оценена на момент запуска в августе 1987 года в 100 000 йен (719,42 доллара США). Первоначальная производственная мощность составляла 20 000 единиц в месяц. [45] В более позднем отчете описывается, как он был изготовлен в КМОП-матрице размером 1,2 микрометра наМатрица 12,23 × 12,32 мм 2 . [4] V70 имел систему внешней шины с двумя циклами без конвейера (T1-T2), тогда как V60 работал с 3 или 4 циклами (T1-T3 / T4). [4] [2] Конечно, внутренние блоки были конвейерными.

V70 использовался Sega в своей System Multi 32 [46] и Jaleco в своей Mega System 32 . (См. Фотографию V70, установленного на печатной плате последней системы .) [47]

Старт рейса 17 H ‑ IIA, частью полезной нагрузки которого был космический корабль Акацуки (Venus Climate Orbiter)

JAXA внедрила свой вариант V70 с операционной системой I-TRON RX616 в управляющий компьютер ракет - носителей H ‑ IIA на таких спутниках, как Akatsuki (Venus Climate Orbiter) и Международная космическая станция Kibo (ISS). ) модуль . [7] [48] [49] H-IIA ракеты - носители были размещены на внутреннем рынке, в Японии, несмотря на их полезные нагрузки включены спутники из зарубежных стран. Как описано в дорожной карте JAXA LSI (MPU / ASIC)этот вариант V70 обозначается как «32-битный MPU (H32 / V70)», разработка которого, вероятно, включая этап тестирования (QT), велась «с середины 1980-х до начала 1990-х годов». [50] : 9 [51] Этот вариант использовался до его замены в 2013 году 64-разрядным микропроцессором HR5000 с частотой 25 МГц , который основан на архитектуре MIPS64-5Kf , [52] производства HIREC, разработка которого была завершена. около 2011 года. [53] [54] [55]

«Сбор данных о космической среде» для V70 был проведен на открытой установке Kibo-ISS.

ПунктДеталь No.SEE (эффект
отдельного события) отслеживаемый элемент		Результат [56]
V70-MPUНАСДА
38510 / 92101xz		SEU (нарушение одиночного события)
SEL (фиксирование одиночного события)		Не наблюдается
(–9.09.2010 г.)

V80 [ править ]

V80 (μPD70832) [4] был выпущен весной 1989 года. За счет включения кэш-памяти на кристалле и предсказателя ветвлений он был объявлен NEC 486 по версии Computer Business Review . [57] [58] Производительность V80 была в два-четыре раза выше, чем у V70, в зависимости от приложения. Например, по сравнению с V70, V80 имел 32-битный аппаратный умножитель, который уменьшил количество циклов, необходимых для выполнения машинной инструкции целочисленного умножения, с 23 до 9. (Более подробные различия см. В разделе об аппаратной архитектуре ниже. ) V80 был изготовлен с использованием 0,8-микрометрового CMOS-процесса на матрице площадью 14,49 × 15,47 мм 2., реализовав 980 000 транзисторов. Он был упакован в 280-контактный PGA и работал на частотах 25 и 33 МГц с заявленной пиковой производительностью 12,5 и 16,5 MIPS соответственно. V80 имел отдельные кэши на кристалле размером 1 КБ как для инструкций, так и для данных. У него был предсказатель ветвлений с 64 записями , что объясняет прирост производительности на 5%. Стартовые цены на V80 были указаны как эквивалентные 1200 долларов за модель 33 МГц и 960 долларов за модель 25 МГц. Предположительно, модель 45 МГц была запланирована на 1990 год, [58] но не материализовалась.

V80 с простыми периферийными микросхемами μPD72691 co-FPP и μPD71101 использовался для промышленного компьютера под управлением операционной системы UNIX реального времени RX-UX832 и оконной системы на основе X11-R4 . [59] [60]

AFPP (co-FPP) [ править ]

Усовершенствованный процессор с плавающей запятой (AFPP) (μPD72691) - это сопроцессор для арифметических операций с плавающей запятой. [61] Сами V60 / V70 / V80 могут выполнять арифметические операции с плавающей запятой, но они очень медленные, потому что им не хватает аппаратного обеспечения, предназначенного для таких операций. В 1989 году, чтобы компенсировать V60 / V70 / V80 их довольно слабую производительность с плавающей запятой, NEC выпустила этот 80-битный сопроцессор с плавающей запятой для 32-битной одинарной точности , 64-битной двойной точности и 80-битной расширенной точности. операции в соответствии со спецификациями IEEE 754 . [5] [4] Этот чип имел производительность 6,7 MFLOPS , выполняя векторно- матричное умножение.при работе на частоте 20 МГц. Он был изготовлен с использованием процесса CMOS слоя двойного металла 1,2-микрометрический, в результате 433,000 транзисторов на 11,6 × 14,9 мм 2 головки. [5] Он был упакован в 68-контактный PGA . Этот сопроцессор подключается к V80 через выделенную шину, к V60 или V70 через общую главную шину, что ограничивает пиковую производительность. [4]

Архитектура оборудования [ править ]

V60 / V70 / V80 имеют базовую архитектуру. У них было тридцать два 32-разрядных регистров общего назначения , с трех последним из них обычно используются в качестве указателя стека , указателя кадра и указателя аргумента , который хорошо подобран на языке высокого уровня составителей " соглашение о вызовах . [29] [62] V60 и V70 имеют 119 машинных инструкций, [29] с небольшим расширением этого числа до 123 инструкций для V80. Инструкции имеют неодинаковую длину , от одного до 22 байтов, [1] и принимают два операнда, оба из которых могут быть адресами в основной памяти. [4]Изучив справочное руководство по V60, Пол Викси описал его как «очень похожую на VAX арку с режимом эмуляции V20 / V30 (что [...] означает, что он может работать с программным обеспечением Intel 8086/8088)». [63]

V60 – V80 имеет встроенный блок управления памятью (MMU) [9] [61], который делит виртуальное адресное пространство размером 4 ГБ на четыре раздела по 1 ГБ, каждая из которых дополнительно делится на 1024 области размером 1 МБ , и каждая область состоит из 256 страниц размером 4 КБ . В V60 / V70 четыре регистра (от ATBR0 до ATBR3) хранят указатели разделов, но «записи таблиц областей» (ATE) и записи таблиц страниц (PTE) хранятся во внешнем ОЗУ. V80 объединил регистры ATE и ATBR - оба они находятся на кристалле, и только записи PTE хранятся во внешней RAM - что позволяет ускорить выполнение промахов буфера быстрого преобразования (TLB) за счет исключения одного чтения из памяти. [4]

Буферы для трансляции на V60 / 70 полностью ассоциативны с 16 записями, с заменой, выполняемой микрокодом . V80, напротив, имеет двухсторонний ассоциативный TLB с 64 входами, замена которого выполняется аппаратно. Замена TLB заняла 58 циклов в V70 и нарушила конвейерное выполнение других инструкций. На V80 замена TLB занимает всего 6 или 11 циклов в зависимости от того, находится ли страница в той же области; нарушение конвейера больше не происходит в V80 из-за отдельного аппаратного блока замены TLB, который работает параллельно с остальным процессором. [4]

Все три процессора используют один и тот же механизм защиты с 4 уровнями защиты, устанавливаемыми через слово состояния программы , кольцо 0 - это уровень привилегий, который может обращаться к специальному набору регистров на процессорах. [4]

Все три модели поддерживают конфигурацию с тройным резервированием с тремя ЦП, используемыми в схеме византийской отказоустойчивости с замораживанием шины, повторным выполнением инструкции и сигналами замены микросхемы. [4] [28] V80 добавил сигналы четности к своим шинам данных и адреса. [4]

Строковые операции были реализованы в микрокоде в V60 / V70; но им помогал аппаратный блок управления данными , работающий на полной скорости шины в V80. Это сделало строковые операции в V80 примерно в пять раз быстрее, чем в V60 / V70. [4]

Все операции с плавающей запятой в основном реализованы в микрокоде всего семейства процессоров и, следовательно, довольно медленны. На V60 / V70 32-битные операции с плавающей запятой занимают 120/116/137 циклов для сложения / умножения / деления, в то время как соответствующие 64-битные операции с плавающей запятой занимают 178/270/590 циклов. V80 имеет ограниченную аппаратную поддержку для фаз операций с плавающей запятой - например, разложение на знак, экспоненту и мантиссу - таким образом, его модуль с плавающей запятой, как утверждается, в три раза эффективнее, чем у V70, с 32- битовые операции с плавающей запятой занимают 36/44/74 цикла и 64-битные операции занимают 75/110/533 цикла (сложение / умножение / деление). [4]

Операционные системы [ править ]

Unix (не в реальном времени, а в реальном времени) [ править ]

NEC перенесла несколько вариантов операционной системы Unix на свои процессоры V60 / V70 / V80 для систем, ориентированных на пользовательские приложения, включая системы реального времени. Первый вариант порта UNIX System V от NEC для V60 назывался PC-UX / V Rel 2.0 (V60). [64] (См. Также фотографии внешних ссылок ниже.) NEC разработала вариант Unix с акцентом на работу в реальном времени для работы на V60 / V70 / V80. Он называется UNIX RX-UX 832 реального времени и имеет двухуровневую структуру ядра, в которой все задачи выполняются ядром реального времени. [3] Также была разработана многопроцессорная версия RX-UX 832 под названием MUSTARD (Многопроцессорная Unix для встроенных систем реального времени). [65]В прототипе компьютера с двигателем MUSTARD используется восемь процессоров V70. Он использует функцию FRM и по запросу может настраивать и изменять конфигурацию главного устройства и программы проверки. [66] [67]

I ‑ TRON (в реальном времени) [ править ]

Для встроенных систем , ориентированных на аппаратное управление, операционная система реального времени на основе I-TRON , получившая название RX616, была реализована NEC для V60 / V70. [27] [23] 32-битный RX616 был непрерывным ответвлением от 16-битного RX116 , который был для V20-V50 . [45] [24]

FlexOS (в реальном времени) [ править ]

В 1987 году Digital Research, Inc. также объявила, что они планируют портировать FlexOS на V60 и V70. [68]

CP / M и DOS (устаревшие 16-битные) [ править ]

V60 также может запускать программы CP / M и DOS (перенесенные из серии V20-V50) с использованием режима эмуляции V20 / V30. [33] Согласно статье 1991 года в InfoWorld , Digital Research в какой-то момент работала над версией Concurrent DOS для V60; но он так и не был выпущен, поскольку процессоры V60 / V70 не импортировались в США для использования в клонах ПК. [69]

Инструменты разработки [ править ]

Кросс-компиляторы C / C ++ [ править ]

В составе набора инструментов разработки и интегрированной среды разработки (IDE) NEC имела собственный компилятор C , PKG70616 «Пакет инструментов для создания программного обеспечения для V60 / V70». [70] Кроме того, GHS ( Green Hills Software ) сделала свой компилятор C в собственном режиме (MULTI), а MetaWare, Inc. [71] (в настоящее время Synopsys , через ARC International ) создала его для V20 / V30 (Intel 8086), режим эмуляции, называемый High C / C ++. [72] [19] : благодарность Cygnus Solutions (в настоящее время Red Hat ) также перенесла GCCкак часть вилки расширенной системы компиляции GNU (EGCS) [73], но, похоже, не является общедоступной. [74] [75]

По состоянию на 2018 год , каталог necv70 для конкретного процессора все еще поддерживается в библиотеках языка C newlib (libc.a и libm.a) от RedHat . [76] Похоже, что в последнее время на Sourceware.org ведется техническое обслуживание. Последний исходный код доступен в его репозитории git . [77]

MV-4100 Ada 83 – сертифицированная система [ править ]

Ada 83 -certified «системная платформа» была названа MV4000, сертифицированный как «MV4000». Эта сертификация проводилась с целевой системой, в которой использовалась ОС UNIX RX-UX 832 в реальном времени, работающая на системе на основе VMEbus (IEEE 1014) с подключенной процессорной платой V70. Хостом кросс-компилятора была компания NEC Engineering. Рабочая станция EWS 4800 , чей основной ОС, EWS-US / V , также UNIX System V -На. [78] [79] [80] [81]

Процессор получил одобрение Ada-83 от AETECH, Inc. [78]

(Примечание: в соответствии с процедурами проверки Ada (версия 5.0) сертификаты для компиляторов Ada 83 больше не будут выдаваться. Лаборатория оценки соответствия Ada (ACAL) может проводить тестирование для конкретных требований к закупкам, и ACAA выдаст письмо подтверждая такое тестирование, но никаких свидетельств не выдается. Все сертификаты проверки либо выпущенные для тестирования в версии 1.11 тестового пакета ACVC истек 31 марта 1998 года [82] )

Имя системыНомер сертификатаТип компилятораХОЗЯИН МашинаОСНОВНАЯ ОСЦЕЛЕВАЯ машинаЦЕЛЕВАЯ ОС
Система компиляции NEC Ada для EWS-UX / V в V70 / RX-UX832, версия 1.0910918С1.11217БазаNEC EWS4800 / 60EWS-UX / V R8.1NEC MV4000RX-UX832 V1.6
Система компиляции NEC Ada для EWS-UX / V (выпуск 4.0) до версии V70 / RX-UX832, выпуск 4.1 (4.6.4)910918С1.11217ПолученныйEWS4800 Superstation серии RISCEWS-UX / V (R4.0) R6.2NEC MV4000RX-UX832 V1.63
Особенности MV ‑ 4000 [79]
Системная шина: IEEE1014 D1.2 / IEC821 Rev C.1 (8 слотов)
Шина расширения: шина кэш-памяти IEC822 Rev C или V70 (6 слотов)
Встроенный 3,5-дюймовый жесткий диск SCSI размером 100 МБ (форматированный)
Встроенный 3,5-дюймовый дисковод для гибких дисков емкостью 1 МБ 1
Расширение SCSI (1 канал)
Оценка EMI: VCCI - 1 вид

Комплекты оценочной платы [ править ]

NEC выпустила несколько комплектов подключаемых оценочных плат для V60 / V70.

Детали нет.ОписанияЗамечания
EBIBM-7061UNXПодчиненная плата сопроцессора V60 с Unix для PC-XT / ATс PC-UX / V Rel 2.0 (V60)
ПС98-145-HMWПодчиненная плата сопроцессора V60 с Unix для NEC PC-9801с PC-UX / V Rel 2.0 (V60)
EBIBM-70616SBCОдноплатный компьютер V60 для Multibus I
Часть МВ-4000Одноплатный компьютер V70 для VMEbusСертифицировано на Ada 83

Внутрисхемный эмулятор [ править ]

Встроенная поддержка отладки программного обеспечения с IE-V60 [ править ]

NEC основала свой собственный внутрисхемный эмулятор на основе пробников IE-V60 (без ПЗУ и JTAG ) на V60, потому что сами чипы V60 / V70 обладают возможностями эмулятора-чипа. IE-V60 был первым внутрисхемным эмулятором для V60, произведенным NEC. Он также имел функцию программиста PROM. Раздел 9.4, с. 205 [2] NEC описал это как «удобную для пользователя функцию отладки программного обеспечения». Микросхемы имеют различные исключения перехвата, такие как чтение (или запись) данных по указанному пользователем адресу и 2 точки останова одновременно. Раздел 9 [1]

Контакты состояния внешней шины [ править ]

Система внешней шины указывает состояние своей шины с помощью 3 контактов состояния, которые предоставляют три бита для сигнализации таких условий, как выборка первой команды после перехода, непрерывная выборка команды , доступ к данным TLB, доступ к отдельным данным и последовательный доступ к данным . Раздел 6.1, с. 114 [2]

СТ [2: 0]Описание
111Получение инструкции
011Получение инструкции после перехода
101 Доступ к данным TLB
100Доступ к данным "Системная базовая таблица (вектор прерываний и исключений)"
011Единый доступ к данным
010Доступ к данным по короткому пути (пропущенный адрес при чтении после записи)
001Последовательный доступ к данным

Отладка с V80 [ править ]

Эти функции программной и аппаратной отладки также были встроены в V80. Тем не менее, V80 не было эмулятора , возможно , потому , что наличие такого программного обеспечения , как в режиме реального времени UNIX RX-UX 832 и в режиме реального времени I-TRON RX616 оказывается такая функция ненужной. После загрузки Unix отпадает необходимость в внутрисхемном эмуляторе для разработки драйверов устройств или прикладного программного обеспечения . Что необходимо, так это компилятор C , кросс-компилятор и экранный отладчик, такой как GDB-Tk, который работает с целевым устройством.

HP 64758 [ править ]

Компания Hewlett Packard (в настоящее время Keysight ) предложила оборудование для внутрисхемной эмуляции на основе модуля исследования для V70, построенного на их системах серии HP 64700 [83] [84] преемника серии HP 64000 , в частности HP 64758. [85 ] [86] [83] Он включает функцию трассировки как логический анализатор . Это испытательное оборудование также отображает разобранном исходный код автоматически, с отображением данных трассировки и без объектного файла , [83] и дисплеи высокого уровня языка исходного кодакогда предоставлен исходный код и объектные файлы , и они были скомпилированы в формате DWARF . Интерфейс для V60 (10339G) также был в каталоге [86], но для длинного кабеля измерительного модуля требовались устройства «специального класса», то есть высокоскоростной класс V70.

HP 64758: основные блоки, вспомогательные блоки и размещенный интерфейс

ПродуктОписание
64758AЭмулятор V70 20 МГц с 512 КБ памяти эмуляции
64758AXОдноразовое обновление
64758BЭмулятор V70 20MHZ с 1 МБ памяти эмуляции
64758GПодсистема эмуляции V70 20 МГц, 512 КБ
64758HПодсистема эмуляции V70 20 МГц, 1 МБ
64758SV70 (uPD70632) - размещенный пользовательский интерфейс

Варианты программного обеспечения

ПродуктОписание
64879LАссемблер / компоновщик V70, однопользовательская лицензия
64879MАссемблер / компоновщик V70, носители и руководства
64879UV70 Assembler / Linker Многопользовательская лицензия

Варианты оборудования

ПродуктОписание
B3068BГрафический пользовательский интерфейс на базе V70
10339GИнтерфейс NEC V60
E2407AИнтерфейс NEC V70

Неудачи [ править ]

Стратегический провал микроархитектуры V80 [ править ]

В стадии развития, считалось , что V80 иметь такую же производительность , как Intel 80486 , [87] , но они закончили тем , что множество различных функций. Для внутреннего выполнения каждой инструкции V80 требовалось как минимум два цикла, а для i486 - один. Внутренний конвейер V80 казался буферизованным асинхронным , но конвейер i486 был синхронным . Другими словами, внутренняя микроархитектура V80 была CISC , а i486 - RISC . Оба их ISA допускали длинные неоднородные инструкции CISC , но i486 имел более широкую 128-битную внутреннюю кэш-память.шина, в то время как V80 имел 32-битную ширину. Эту разницу можно увидеть на фотографиях их кристаллов. [4] [19] [22] [18] Дизайн был фатальным с точки зрения производительности, но NEC не изменила его. NEC могла бы изменить физический дизайн с тем же уровнем передачи регистров , но этого не произошло.

Отсутствие коммерческого успеха [ править ]

Архитектура V60-V80 не имела большого коммерческого успеха. [32]

V60, V70 и V80 были перечислены в каталогах NEC 1989 и 1990 годов в их упаковке PGA . [88] [89] В каталоге NEC от 1995 года по-прежнему перечислены V60 и V70 (не только в их версии PGA, но и в упаковке QFP , а также включен недорогой вариант V60 под названием μPD70615, который исключил V20 / V30. эмуляция и функция FRM), а также различные наборы микросхем; но V80 не предлагался в этом каталоге. [36] В издании того же каталога 1999 г. больше не было продуктов V60-V80. [90]

Преемники [ править ]

Серия V800 [ править ]

В 1992 году NEC выпустила новую модель - 32-разрядный микроконтроллер серии V800 ; но у него не было блока управления памятью (MMU). [91] Он имел архитектуру на основе RISC , вдохновленную архитектурами Intel i960 и MIPS , а также другими инструкциями процессора RISC, такими как JARL (Jump and Register Link) и архитектура загрузки / сохранения .

В это время огромные программные ресурсы V60 / V70, такие как Unix реального времени, были заброшены и никогда не возвращались своим преемникам, - сценарий, которого Intel избегала.

У серии V800 было 3 основных варианта: семейства V810, V830 и V850 . [92] [6] [93]

V820 (μPD70742) был простым вариантом V810 (μPD70732), но с периферийными устройствами.

Обозначение V840 , возможно, было пропущено как обозначение из японской тетрафобии (см 58 [36] ). Одно японское произношение «4» означает «смерть», поэтому избегайте упоминания таких имен, как Дозор смерти Ши-бан (число 4 - Ши-бан) Баг (死 番 虫, точнее « жук-караул »).

По состоянию на 2005 год уже наступила эра V850 , и семейство V850  пользуется большим успехом. [94] По состоянию на 2018 год это семейство Renesas V850 и семейство RH850 с ядрами ЦП V850 / V850E1 / V850E2 и V850E2 / V850E3 соответственно. Эти ядра ЦП расширили ISA исходного ядра V810; [95] работает с компилятором V850. [96]

Современное программное моделирование [ править ]

MAME [ править ]

Поскольку V60 / V70 использовался во многих японских аркадных играх , MAME (от «Multiple Arcade Machine Emulator»), который эмулирует несколько старых аркад для энтузиастов, включает симулятор процессора для их архитектуры набора команд . [25] Это своего рода симулятор набора инструкций не для разработчиков, а для пользователей.

Он поддерживается командой разработчиков MAME . Последний открытый код , написанный на C ++ , доступен в репозитории GitHub . [97] В коды операций в файле optable.hxx точно так же , как и у V60. [1]

См. Также [ править ]

  • NEC V20
  • V850
  • R4200

Ссылки [ править ]

  1. ^ a b c d e f g h i j k l NEC (ноябрь 1986 г.). Справочное руководство программиста μPD70616 (ПРЕДВАРИТЕЛЬНАЯ редакция). Интернет-архив, некоммерческая организация 501 (c) (3). Доступны EPUB, KINDLE, PDF, PDF с текстом, FULL TEXT и т. Д.
  2. ^ a b c d e f g Кани, доктор Кенджи (апрель 1987 г.). V シ リ ー ズ マ イ ク ロ コ ン ピ ュ ー タ 2 [ V-Series Microcomputer 2 ] (на японском языке). Марузен. ISBN 978-4621031575.
    本書 は 日本 電 気 (株) が 、 わ 国 は じ め て 発 32 ビ ッ ト マ イ ク ロ プ V60 に つ い た
  3. ^ a b Мидзухаси, Юкико; Терамото, Мсаноро (август 1989 г.). «Операционная система UNIX реального времени: RX-UX 832». Микропроцессоры и микропрограммирование . 27 (1–5): 533–538. DOI : 10.1016 / 0165-6074 (89) 90105-1 . Абстрактный:

    В этом документе описываются требования к операционным системам UNIX реального времени, концепция дизайна и реализация операционной системы UNIX реального времени RX-UX 832 для микропроцессоров v60 / v70, которые являются 32-разрядными микропроцессорами NEC. RX-UX 832 реализован с использованием структуры стандартных блоков, состоящей из трех модулей, ядра реального времени, файлового сервера и супервизора Unix. Чтобы гарантировать ответственность в реальном времени, было введено несколько улучшений, таких как схема планирования задач с фиксированным приоритетом, непрерывная блочная файловая система и отказоустойчивые функции.
    Таким образом, RX-UX 832 позволяет разработчикам систем использовать стандартный Unix в качестве человеко-машинного интерфейса для создания отказоустойчивых систем со сложной функциональностью и предоставляет высококачественные программные приложения на высокопроизводительных микрочипах.
  4. ^ Б с д е е г ч я J к л м п о р д Komoto, Ясухико; Сайто, Тацуя; Шахта, Казумаса (1990-08-25). «Обзор 32-разрядного микропроцессора серии V» (pdf) . Журнал обработки информации . 13 (2): 110–122. ISSN 1882-6652 . Проверено 8 января 2018 . Аннотация открытого доступа :  

    Достижения в технологии производства полупроводников позволяют объединить модуль с плавающей запятой и модуль управления памятью ни в одном микропроцессорном чипе. Они также позволяют разработчикам микропроцессоров реализовывать методы, используемые при проектировании мэйнфреймов, особенно в отношении конструкций конвейеров. Архитектура V60, V70 и V80 стала возможной благодаря их достижениям. V60 и V70 - первые 32-битные микропроцессоры NEC, которые включают в себя почти все функции, необходимые прикладным системам в микросхеме. Набор команд обеспечивает функции поддержки операционной системы, ориентированной на язык высокого уровня, и функции поддержки для высоконадежных систем. V80 также использует ту же архитектуру и обеспечивает более высокую производительность за счет кэш-памяти и механизмов предсказания переходов.Производительность V80 в два-четыре раза выше, чем у V70.
  5. ^ a b c Накаяма, Т .; Harigai, H .; Kojima, S .; Канеко, Х .; Igarashi, H .; Летучей мыши.; Yamagami, Y .; Яно Ю. (октябрь 1989 г.). «Сопроцессор с плавающей запятой на 6,7 млн ​​операций в секунду и векторными / матричными командами». Журнал IEEE по твердотельным схемам . 24 (5): 1324–1330. Bibcode : 1989IJSSC..24.1324N . DOI : 10.1109 / JSSC.1989.572608 . ISSN 1558-173X . Абстрактный: 

    Описан 80-битный сопроцессор с плавающей запятой, который реализует 24 векторные / матричные инструкции и 22 математические функции. Этот процессор может одновременно выполнять сложение / округление с плавающей запятой и конвейерное умножение под управлением микрокоманд горизонтального типа. Метод деления SRT и тригонометрический алгоритм CORDIC используются для оптимальной реализации по соотношению цена / производительность. Производительность 6,7 MFLOPS при векторно-матричном умножении на частоте 20 МГц была достигнута за счет использования параллельных операций. Команда вектора / матрицы примерно в три раза быстрее, чем обычные инструкции сложения и умножения. Чип был изготовлен по технологии КМОП с двойным металлическим слоем 1,2 мкм, содержащей 433000 транзисторов на кристалле размером 11,6 * 14,9 мм / sup 2 /.
  6. ^ a b Сузуки, Хироаки; Сакаи, Тошичика; Харигаи, Хисао; Яно, Йоичи (1995-04-25). «32-разрядный CMOS-микропроцессор 0,9 В, 2,5 МГц» . СДЕЛКИ IEICE по электронике . E78-C (4): 389–393. ISSN 0916-8516 . Проверено 9 января 2018 . Резюме: 

    32-разрядный микропроцессор RISC «V810», имеющий 5-ступенчатую конвейерную структуру и 1 Кбайт, кэш инструкций с прямым отображением, реализует работу 2,5 МГц при 0,9 В и потребляемой мощности 2,0 мВт. Напряжение питания может быть уменьшено до 0,75 В. Для преодоления небольшого запаса по помехоустойчивости все сигналы настраиваются так, чтобы они имели качание от шины к рельсе с помощью метода псевдостатических схем. Чип изготовлен по технологии двойного металлического слоя CMOS 0,8 мкм для интеграции 240 000 транзисторов на кристалле 7,4 мм и 7,1 мм.
  7. ^ a b «Акацуки: Рассвет снова восходит на Венере» . Проверено 7 января 2018 .
  8. ^ a b Харденберг, Хэл В. (1988). «РИСК, CISC и Fabs». Журнал программиста . Авангардные творения. 6 (2): 15. До сих пор мы не упоминали два 32-битных чипа CISC, NEC V60 / 70 и семейство AT&T WE32. В отличие от NEC V20 / 25/30/50, V60 / 70 не основан на архитектуре Intel. NEC нацеливает V60 / 70 на встраиваемые приложения, ...
    Google Книги
  9. ^ a b c Ямахата, Хитоши; Сузуки, Нарико; Комото, Ясухико; Шииба, Тадааки (6 февраля 1987 г.). «イ ク ロ プ ロ セ ッ サ V60 の ア ー キ テ ク» [Архитектура микропроцессора V60] (PDF) . Технические отчеты SIG; Микрокомпьютер 43-2 (на японском). Общество обработки информации Японии. 1987 (8 (1986-ARC-043)): 1–8. AN10096105.
    В этом отчете будет описан однокристальный 32-битный CMOS VLSI микропроцессор V60. Это было реализовано с использованием технологии двойного металлического слоя CMOS с правилом проектирования 1,5 мкм для интеграции 375 000 транзисторов. Он объединяет блок управления виртуальной памятью для подкачки по запросу и операций с плавающей запятой, которые соответствуют стандарту IEEE-754 с плавающей запятой. Используя режим эмуляции V20 / V30, он может напрямую выполнять объектные программы 16-битного ЦП (V30). Форматы инструкций подходят для этапа генерации кода компиляторами. Для языка высокого уровня и операционной системы предоставлено 237 инструкций. Он может выполнять 3,5 MIPS (миллион инструкций в секунду) на частоте 16 МГц с 16-битной шиной данных.
  10. ^ Сакамура, Кен (апрель 1988). «Последние тенденции» (PDF) . IEEE Micro . 8 (2): 10–11. ISSN 0272-1732 . Проверено 8 января 2018 . V60 / V70, запатентованный ЦП NEC, является первым в Японии коммерческим 32-разрядным микропроцессором общего назначения.  
  11. ^ Роуэн, C .; Przbylski, S .; Джуппи, Н .; Брутто, Т .; Shott, J .; Хеннесси, Дж. (1984). «Конвейерный микропроцессор NMOS 32b». 1984 Международная конференция IEEE по твердотельным схемам. Сборник технических статей . XXVII : 180–181. DOI : 10.1109 / ISSCC.1984.1156607 . S2CID 42147153 . Стэнфордский MIPS 
  12. ^ Шерберн, RW; Катевенис, MGH; Паттерсон, округ Колумбия; Sequin, CH (1984). «32-битный микропроцессор NMOS с большим регистровым файлом». Журнал IEEE по твердотельным схемам . 19 (5): 682–689. Bibcode : 1984IJSSC..19..682S . DOI : 10.1109 / JSSC.1984.1052208 . ISSN 0018-9200 . S2CID 23195124 . UCB RISC-II  
  13. ^ Риордан, Т .; Grewal, GP; Hsu, S .; Kinsel, J .; Libby, J .; March, R .; Миллс, М .; Ries, P .; Скофилд Р. (1988). «Система MIPS M2000». Труды 1988 Международная конференция IEEE по компьютерному дизайну: СБИС : 366–369. DOI : 10.1109 / ICCD.1988.25724 . ISBN 0-8186-0872-2. S2CID  60801545 .
    MIPS M2000 (R2000)
  14. ^ Намджу, М .; Agrawal, A .; Джексон, округ Колумбия; Quach, L. (1988). «Реализация вентильной матрицы CMOS архитектуры SPARC» . Сборник статей. COMPCON Spring 88 Тридцать третья международная конференция компьютерного общества IEEE : 10–13 . DOI : 10.1109 / CMPCON.1988.4818 . ISBN 0-8186-0828-5. S2CID  21078114 .
    SPARC, 1-е поколение
  15. ^ Kohn, L .; Фу, SW (1989). «1000000 транзисторных микропроцессоров». Международная конференция по твердотельным схемам IEEE, 1989 ISSCC. Сборник технических статей : 54–55. DOI : 10.1109 / ISSCC.1989.48231 . S2CID 58413700 . Intel 860 
  16. ↑ NEC (июнь 1997 г.). 16-БИТНАЯ СЕРИЯ V; ИНСТРУКЦИЯ (5-е изд.). Интернет-архив, некоммерческая организация 501 (c) (3). Доступны EPUB, KINDLE, PDF, FULL TEXT и т. Д.
  17. ^ а б Хеннесси: Стэнфордский университет, Джон Л; Паттерсон: Калифорнийский университет в Беркли, Дэвид А. (2007). Компьютерная архитектура: количественный подход (четвертое изд.). MORGAN KAUFMANN PUBLISHERA. ISBN 978-0-12-370490-0.
    Открытый доступ: доступны EPUB, KINDLE, PDF, FULL TEXT и т. Д.
  18. ^ a b Fu, B .; Saini, A .; Гелсингер, П.П. (1989). «Производительность и микроархитектура процессора i486». Труды 1989 Международная конференция IEEE по компьютерному дизайну: СБИС в компьютерах и процессорах : 182–187. DOI : 10.1109 / ICCD.1989.63352 . ISBN 0-8186-1971-6. S2CID  62082864 .
    Intel 80486
    Аннотация:
    Микропроцессор i486 включает тщательно настроенный пятиступенчатый конвейер со встроенной кэш-памятью объемом 8 КБ. Для выполнения средней инструкции за 1,8 такта используются различные методы, ранее связанные только с процессорами RISC (компьютер с сокращенным набором команд). Это на 2,5 * меньше, чем у его предшественника, микропроцессора 386. Подробно описаны сравнения конвейера и счетчика тактовых импульсов. Вдобавок в него включен модуль с плавающей запятой на кристалле, который обеспечивает сокращение числа тактов на 4 * по сравнению с числовым сопроцессором 387. Обсуждаются усовершенствования и оптимизации микроархитектуры, используемые для достижения этой цели, большинство из которых не требуют интенсивного использования кремния. Все инструкции микропроцессора 386 и числового сопроцессора 387 полностью совместимы.
  19. ^ a b c Кроуфорд, JH (февраль 1990 г.). «ЦП i486: выполнение инструкций за один такт». IEEE Micro . 10 (1): 27–36. CiteSeerX 10.1.1.126.4216 . DOI : 10.1109 / 40.46766 . ISSN 0272-1732 .  
  20. ^ «Несмотря на устаревшую конструкцию, x86 все еще у власти» . CNET .
  21. ↑ Уэйд, Джеймс (1 октября 1996 г.). «Анализ на уровне сообщества источников и темпов технологических изменений на рынке микропроцессоров» . Журнал Академии Управления . 39 (5): 1218–1244. DOI : 10.2307 / 256997 . ISSN 0001-4273 . JSTOR 256997 .  
    7 Спонсорами, которые не использовали технологию RISC, были NEC, AT&T и последователи стандарта TRON. Все три микропроцессора были предназначены для пользователей, для которых производительность была наивысшим приоритетом. Микропроцессор Hitachi соответствует стандарту TRON, высокопроизводительной технологии CISC, которая, по мнению японских разработчиков, станет жизнеспособной альтернативой RISC. Микросхема AT&T изображалась как микросхема, подходящая для построения высокопроизводительных вычислительных систем, подобных миникомпьютерам. Точно так же NEC V60 и V70 были созданы по образцу одного из 36-битных мэйнфреймов NEC.
  22. ^ a b Канеко, Хироаки; Сузуки, Нарико; Вабука, Хироаки; Маэмура, Кодзи (апрель 1990 г.). «Реализация V80 и его функций поддержки системы». IEEE Micro . 10 (2): 56–69. DOI : 10.1109 / 40.52947 . ISSN 0272-1732 . S2CID 2634866 . Абстрактный:  

    Дан обзор архитектуры и общие конструктивные соображения для 11-элементного 32-битного микропроцессора V80, который включает в себя две кэш-памяти размером 1 кБ и механизм предсказания ветвлений, который является новой функцией микропроцессоров. Обсуждаются конвейерная обработка и функции поддержки системы V80 для многопроцессорных и высоконадежных систем. Используя функции поддержки V80, были реализованы многопроцессорные и высоконадежные системы без потери производительности. Кэш-память и механизм предсказания переходов использовались для улучшения конвейерной обработки. Различные аппаратные средства заменили обычную микропрограмму для обеспечения высокой производительности.
    Канеко, Хираоки; Сузуки, Нарико; Вабука, Хироши; Маэмура, Кодзи (март 1990 г.). "то же самое" . IEEE Micro . ACM. 10 (2): 56–69. DOI : 10.1109 / 40.52947 . S2CID  2634866 .
  23. ^ a b Симодзима, Такехико; Терамото, Масанори (1987). «Операционная система реального времени V60». Микропроцессоры и микропрограммирование . 21 (1–5): 197–204. DOI : 10.1016 / 0165-6074 (87) 90038-X . ISSN 0165-6074 . Аннотация: В этом документе описываются требования к 32-разрядным микропроцессорным операционным системам реального времени, цели проектирования и реализация операционной системы реального времени (RTOS) V60 / V70 и ее программных средств. 

  24. ^ a b Монден, Хироши; Терамото, Такаши; Кога, Масанори (1986-03-14). «V60 用 ア ル タ イ OS の 検 討 －32 ッ ト I ‑ TRON に 向 け て -» [Технико-экономическое обоснование ОС реального времени для V60 - в сторону 32-битного I ‑ TRON -] (PDF) . Технические отчеты SIG (ARC) (на японском языке). Общество обработки информации Японии. 1986 (19 (1985-ARC-061)): 1–8. AN10096105. Открытый доступ
  25. ^ a b "MAME: /src/emu/cpu/v60/v60.c" . Mamedev.org. Архивировано из оригинала на 2014-02-22 . Проверено 15 февраля 2014 .
  26. ^ "мамедев / маме" . GitHub . Дата обращения 17 мая 2020 .
  27. ^ a b Kimura, S .; Komoto, Y .; Яно Ю. (апрель 1988 г.). «Реализация V60 / V70 и его функции FRM». IEEE Micro . 8 (2): 22–36. DOI : 10.1109 / 40.527 . S2CID 9507994 . Абстрактный: 

    Дается описание V60 / V70, первого коммерческого 32-разрядного микропроцессора общего назначения в Японии. Его функции включают встроенные операции с плавающей запятой, архитектуру, ориентированную на язык высокого уровня, поддержку отладки программного обеспечения и функции поддержки для обеспечения высокого уровня надежности системы. Поскольку высокая надежность так важна, V60 / V70 содержит функции поддержки функционального избыточного мониторинга (FRM). Обсуждение охватывает общие аспекты проектирования, архитектуры, реализации, обнаружения и контроля опасностей, а также функций FRM. V60 / V70 использует спецификацию операционной системы реального времени TRON.
  28. ^ a b Яно, Ю .; Koumoto, Y .; Сато Ю. (весна 1988 г.). Микропроцессор V60 / V70 и его системы поддерживают функции . Сборник статей. COMPCON Spring 88 Тридцать третья международная конференция компьютерного общества IEEE. С.  36–42 . DOI : 10.1109 / CMPCON.1988.4824 . ISBN 0-8186-0828-5. S2CID  9186701 .
    Аннотация:
    Описываются два усовершенствованных 32-разрядных микропроцессора, V60 и V70 (mu PD70616 и mu PD70632, соответственно), и их функции поддержки для операционных систем и систем высокой надежности. Исследуются три функции операционной системы, а именно, функции поддержки виртуальной памяти, функции переключения контекста и функции асинхронного прерывания. Обсуждается базовый механизм реализации высоконадежной системы, называемый FRM (мониторинг функционального резервирования). FRM позволяет спроектировать систему, в которой несколько V60 (или V70) образуют конфигурацию, в которой один процессор в системе действует как ведущий, а другие - как мониторы. Представлена ​​плата FRM, в которой в резервированном ядре используются три процессора V60.
  29. ^ a b c d Такахаши, Тошия; Яно, Йоичи (1988-01-21). "V60 / V70 ア ー キ テ ク チ" [Архитектура микропроцессоров V60 / V70] (PDF) . Технические отчеты SIG (на японском языке). Общество обработки информации Японии. 1988 (4 (1987-ARC-069)): 57–64. AN10096105.
    В этом отчете описывается архитектура 32-разрядных микропроцессоров V60 / V70. Архитектура объединяет различные функции в одном кристалле кремния, такие как богатый набор регистров общего назначения, набор инструкций, ориентированных на язык высокого уровня, обработка данных с плавающей запятой, которая подходит для научных приложений, и режим работы FRM (Functionality Redundancy Monitoring). который поддерживает высоконадежную конфигурацию систем. Эти функции будут представлены.
  30. ^ 1987 Microcomputer Data Book: Vol. 2 (PDF) . NEC. Август 1986. С. 3-229–3-232.
  31. Перейти ↑ Yano, Yoichi (апрель 2012 г.). «32 ビ ッ ト ・ マ イ コ ン「 V60 」開 発 物語» [История разработки 32-разрядного микрокомпьютера V60] (PDF) (на японском языке). Японский музей истории полупроводников . Проверено 8 января 2018 .
    "то же самое" (pdf) . Бюллетень "Encore" (на японском языке). Общество специалистов полупроводниковой промышленности. 75 : 17–20. Апрель 2012 . Проверено 8 января 2018 .
  32. ^ а б Дэвид Т. Мете (1991). Технологическая конкуренция в мировых отраслях: стратегии маркетинга и планирования для американской промышленности . Издательская группа "Гринвуд". п. 128. ISBN 978-0-89930-480-9.
  33. ^ a b c d Dataquest , "Служба японской полупроводниковой промышленности", 1-й квартал 1986 г., стр. 18 (pdf стр. 44 в этом многотомном архиве )
  34. ^ Dataquest , "Японская служба полупроводниковой промышленности", 1-й квартал 1987 г., стр. 18 (pdf стр. 182 в этом многотомном архиве )
  35. ^ "MAME: /src/mame/drivers/model1.c" . Mamedev.org. Архивировано из оригинала на 2014-04-03 . Проверено 15 февраля 2014 .
  36. ^ a b c NEC (октябрь 1995 г.). "РУКОВОДСТВО ПО ВЫБОРУ ПОЛУПРОВОДНИКОВ" (PDF) (10-е изд.).
  37. ^ "MAME: /src/mame/drivers/ssv.c" . Mamedev.org. Архивировано из оригинала на 2014-04-03 . Проверено 15 февраля 2014 .
  38. ^ Ричард Тан. «Пример использования STS 145 Sega: влияние корпоративного конфликта на игровой дизайн» (PDF) . «Изначально Saturn работал на чипе NEC V60 с частотой 16 МГц. Сравните это с процессором PlayStation ( MIPS R3000A 32bit RISC
    чип), который работает с частотой 33,8 МГц, что почти вдвое превышает скорость. По словам одного из сотрудников Sega, когда Накаяма впервые получил спецификации дизайна для PlayStation, он был «самым сумасшедшим из тех, что я когда-либо видел», и вызвал весь отдел исследований и разработок в свой офис, чтобы кричать на них. Была предпринята попытка компенсировать это за счет добавления еще одного процессора для двойной работы; однако это решение сделало систему настолько сложной в разработке, что, по словам самого Ю Судзуки, «только 1 из 100 программистов мог использовать Saturn в полной мере».
  39. ^ a b «Номер модели: PS98-145-HMW, название позиции: PC-UX / V (Rel2.0) (V60)» . Лист продукта NEC.
  40. ^ Bungou Mini 5RX на YouTube с "высокоскоростным сглаживанием контуров шрифта" TV CM
  41. ^ "Bungo mini 5SX ， Bungo mini 7SX ， Bungo mini 7SD - Компьютерный музей" . Museum.ipsj.or.jp . Проверено 22 апреля 2017 .
  42. ^ Такео, Сакураи; Осаму, Оидзуми (1986). «Схема суперминикомпьютера NEC серии MS4100, Технический журнал NEC» . Nec 技 報(на японском). Технический журнал NEC, том 39, выпуск 11, стр. 113–124, ноябрь 1986 г. 39 (11): 113–124.
  43. ^ "Серия MS-4100 - Компьютерный музей" . Museum.ipsj.or.jp . Проверено 7 января 2018 .
  44. ^ «Серия MS4100» (на японском языке). dbnst.nii.ac.jp . Проверено 8 января 2018 .
  45. ^ a b Dataquest , "Служба японской полупроводниковой промышленности", 2-й квартал 1987 г., стр. 21 (pdf стр. 223 в этом многотомном архиве )
  46. ^ "MAME: /src/mame/drivers/segas32.c" . Mamedev.org. Архивировано из оригинала на 2014-04-03 . Проверено 15 февраля 2014 .
  47. ^ "MAME: /src/mame/drivers/ms32.c" . Mamedev.org. Архивировано из оригинала на 2014-04-03 . Проверено 15 февраля 2014 .
  48. ^ "СПРАВОЧНИК Кибо" (PDF) . JAXA. Сентябрь 2007 г. с. 101.
  49. ^ "Полезная нагрузка, прикрепленная к оборудованию сбора данных космической среды (SEDA / AP)" . iss.jaxa.jp . JAXA. 2007-03-30.
  50. ^ "Дорожная карта JAXA LSI (MPU / ASIC), стр. 9; кроме передней части" (PDF) . Состояние развития для JAXA важных деталей, 2008 . JAXA.
  51. ^ «Состояние разработки частей JAXA EEE» (PDF) . Состояние развития для JAXA важных деталей, 2008 . JAXA.
  52. ^ Техническое описание ядра процессора MIPS64 5Kf (PDF) (изд. 01.04). MIPS Technologies Inc. 31 января 2005 г.
  53. ^ ХАЯШИ, Н. Руководство Компьютер управления для ракеты - носителя , NEC Technical Journal, Vol. 6, № 1/2001, стр. 145–148.
  54. ^ «База данных сертифицированных JAXA деталей и материалов EEE: важные детали» . JAXA . Проверено 7 января 2018 .
  55. ^ Voica, Алекс (2015-07-29). «Назад в будущее: 64-битный процессор MIPS исследует истоки солнечной системы - MIPS» . www.mips.com . MIPS.
  56. ^ "国際宇宙ステーション「きぼう」船外プラットフォーム搭載宇宙環境計測ミッション装置(SEDA-AP)" [Space Environment Data Acquisition оборудование - Прикрепленный Payload (SEDA-AP) на МКС - «Кибо» Exposed Facility] (PDF ) (на японском). С. 52–53.
  57. ^ NEC ЗАПУСКАЕТ ОТВЕТ V80 НА 80486 INTEL - Computer Business Review, 1989-03-15 Balcklist: www.cbronline.com/news/nec_launches_v80_answer_to_intels_80486
  58. ^ a b NEC МОЖЕТ ИМЕТЬ ПРЕВОСХОДСТВО С СВОИМИ 930 000 ТРАНЗИСТОРОВ V80 ОТВЕТА НА ОТВЕТ INTEL 80486 - Computer Business Review, 1989-04-06 Balcklist: www.cbronline.com/news/nec_may_have_the_edge_with_its_930000_transistor_v80_answer_to_intels
  59. ^ OSAMU, TSUJI; САТОРУ, КОМИЯМА; ТОСИЮКИ, ДОИ; ТЕТСУЯ, ИВАКИ (июль 1992 г.). «情報 機器 工業 用 コ ン ピ ュ ー タ μPORT-III» [Оборудование для обработки информации. Промышленный компьютер. MU.PORT-III.].明 電 時報 [Мейден Джихо] (на японском языке) (225): 24–32. ISSN 0386-1570 . 
  60. ^ ХИСАО, САСАКИ; АКИРА, САТО; ТОСИО, КАРАКАМА (май 1993 г.). «工業 用 コ ン ピ ュ ー タ μPORT ‐ III と 適用 事例» [Приложения промышленного компьютера .MU.PORT-III.].明 電 時報 [Мейден Джихо] (на японском языке) (230): 41–44. ISSN 0386-1570 . 
  61. ^ a b Маджити, Кеннет (1987). «Новое поколение микропроцессоров». IEEE Micro . 7 (4): 4–5. DOI : 10.1109 / MM.1987.304873 . ISSN 0272-1732 . Японцы столь же агрессивны в своих новых разработках высокопроизводительных микропроцессоров. Микропроцессоры NEC V60 и V70 используют архитектуры, которые включают в себя не только MMU, но и арифметический блок с плавающей запятой на кристалле. Hitachi и Fujitsu совместно создали семейство микропроцессоров, адаптированных к операционной системе TRON. Эти процессоры включают в себя конвейеры команд, а также кеши команд и стека. Однако, в отличие от NEC, их функция FPU не является чипом. 
  62. ^ "Внутреннее устройство компилятора GNU" .
  63. ^ "Группы Google - Некоторые комментарии по NEC V60 / V70" . Проверено 22 апреля 2017 .
  64. ^ 雅 則, 寺 本; 健 治, 赤 羽; 良 彦, 和田; 由 紀 子, 水 橋; 滋, 川 又 (октябрь 1986 г.). «ПОРТИРОВАНИЕ UNIX System V В СИСТЕМЫ V60» (pdf) .全国 大会 講演 論文集(на японском языке). Информационное общество Японии.第 33 回(ア ー キ テ ク チ ャ お よ び ハ ー ド ウ ェ ア): 163–164 . Проверено 7 января 2018 .
  65. ^ Норихис Suzuki (январь 1992). Многопроцессорность с общей памятью . MIT Press. п. 195. ISBN 978-0-262-19322-1.
  66. ↑ Азиатское управление военно-морских исследований, Бюллетень научной информации, Том 16, № 3 июль-сентябрь 1991 г. , стр. 3
  67. ^ Suzuki, Норихис, изд. (1992). Многопроцессорность с общей памятью . MIT Press. С. 195 и далее. ISBN 978-026219322-1.
  68. ^ CBR, изд. (1987-01-15). «Digital Research запускает производственную операционную систему реального времени FlexOS 286» . Обзор компьютерного бизнеса . Архивировано 18 января 2013 года . Проверено 15 сентября 2018 .
  69. ↑ Brett Glass (6 мая 1991 г.). «Линия ответа» . InfoWorld : 72. ISSN 0199-6649 . 
  70. ^ NEC. "Справочник микропроцессоров и периферийных устройств" .
  71. ^ "MetaWare, Inc" . crunchbase. MetaWare, Inc. MetaWare, Inc. - поставщик инструментов и технологий для разработчиков программного обеспечения. Санта-Крус, Калифорния, США MetaWare, Inc. - это частная компания, работающая в качестве поставщика инструментов и технологий для разработчиков программного обеспечения.



  72. ^ "MetaWare High C / C ++" . EDM / 2.
  73. ^ Решения Cygnus. "gcc / gcc-926 / config.sub" . Apple , Inc . Проверено 7 января 2018 .
  74. ^ Cygnus Solutions (1999-02-25). «Патч для замены CYGNUS LOCAL на EGCS LOCAL в config.sub» . gcc-patches (список рассылки). Привет, ребята, я хотел бы представить следующий патч. Он переименовывает все вхождения CYGNUS LOCAL в EGCS LOCAL, что кажется немного более точным! :-) Ура, Ник



  75. ^ Cygnus Solutions (1999-02-25). «Re: Патч для замены CYGNUS LOCAL на EGCS LOCAL в config.sub» . gcc-patches (список рассылки). Мне кажется, это ошибочное упражнение. Если изменения действительно специфичны для Cygnus, их не должно быть в Egcs. В противном случае их следует объединить в главную копию config.sub (чьим сопровождающим, кстати, является Бен!).

  76. ^ «Встраивание в GNU: Newlib» . Встроенный. 2001-12-28 . Проверено 15 февраля 2014 .
  77. ^ "Newlib-cygwin.git / history" . Sourceware.org . 2020 . Проверено 22 мая 2020 года .
  78. ^ a b «Список сертифицированных процессоров Ada 83» . Archive.adaic.com. 1998-03-31 . Проверено 15 февраля 2014 .
  79. ^ а б «МВ ‑ 4000» . Chipcatalog.com . Проверено 15 февраля 2014 .
  80. ^ History-of-48series (относится ккомпьютерам EWS 4800 NEC)
  81. ^ Рэтклифф, Марк, изд. (1995). Ежегодник Ады 1995 . IOS Press . п. 198. ISBN 9789051992182. Проверено 22 мая 2020 .
  82. ^ «Процедуры проверки компилятора Ada - версия 5.0» . Ассоциация ресурсов Ada . 18 ноября 1997 . Проверено 22 мая 2020 .
  83. ^ a b c «Эмуляторы HP и решения для разработки микропроцессоров NEC серии V» (PDF) . Keysight. п. 13 . Проверено 7 января 2018 .
  84. ^ "Музей компьютеров HP" . Проверено 7 января 2018 .
  85. ^ "Подсистема эмуляции 64758G V70 20MHz 512KB" . Keysight . Проверено 8 января 2018 .
  86. ^ a b «Продукция Agilent для тестирования и измерений, снятая с производства» (PDF) . Keysight. п. 97 . Проверено 8 января 2018 .
  87. ^ "NEC V80" . groups.google.com . Группы Google.
  88. ↑ NEC (июнь 1989 г.). Книга данных по интеллектуальным периферийным устройствам . Интернет-архив, некоммерческая организация 501 (c) (3). п. 18.
  89. ↑ NEC (май 1990 г.). Справочник однокристальных микроконтроллеров . Интернет-архив, некоммерческая организация 501 (c) (3). п. 30.
  90. ↑ NEC (апрель 1999 г.). "РУКОВОДСТВО ПО ВЫБОРУ ПОЛУПРОВОДНИКОВ" (PDF) (17-е изд.).
  91. ^ Харигаи, Хисао; Кусуда, Масаори; Кодзима, Синго; Морияма, Масатоши; Йенага, Такаши; Яно, Йоичи (1992-10-22). «消費 電力 ・ 低 電 圧 動作 の 32 ビ ッ ト マ イ ク ロ プ セ V810» [32-разрядный микропроцессор RISC с низким энергопотреблением и низким напряжением]. Технические отчеты SIG, Общество обработки информации Японии . 1992 (82 (1992-ARC-096)): 41–48. Аннотация: Усовершенствованный 32-битный микропроцессор RISC для встроенного управления; V810 представлен в этой статье. V810 обладает высокой производительностью и функциями, специфичными для приложений. V810 рассеивает меньше энергии, чем любые другие чипы RISC. V810 - это первый 32-битный микропроцессор RISC, работающий при напряжении 2,2 В.


    Микросхема V810 изготовлена ​​с использованием технологии двойного металлического слоя CMOS 0,8 мкм для интеграции 240 000 транзисторов на кристалле 7,7 × 7,7 мм 2 .
  92. ^ "NEC оборачивает ARM в массивы ворот | EDN" . edn.com . Проверено 22 апреля 2017 .
  93. ^ Suzuki, K .; Arai, T .; Nadehara, K .; Курода, И. (1998). «V830R / AV: встроенный мультимедийный суперскалярный RISC-процессор». IEEE Micro . 18 (2): 36–47. DOI : 10.1109 / 40.671401 . ISSN 0272-1732 . Аннотация: Декодирование в реальном времени видео- и аудиоданных MPEG-2 в V830R / AV позволяет использовать мультимедийные системы на базе встроенных процессоров. 

  94. ↑ NEC (май 2005 г.). «Руководство по выбору микроконтроллеров и средств разработки» (PDF) .
  95. ^ «Более новый компилятор GCC.« Virtual Boy Development Board «Форум« Planet Virtual Boy » . www.planetvb.com .
  96. ^ «Встроенные программные решения V850 и RH850» . www.ghs.com . Программное обеспечение Green Hills.
  97. ^ "MAMEdev - V60" . Проверено 26 мая 2020 .

Дальнейшее чтение [ править ]

  • Яно, У; Ивасаки, Дж; Сато, Y; Ивата, Т. Накагава, К; Уэда, М. (февраль 1986 г.). «Микропроцессор CMOS VLSI 32b с управлением виртуальной памятью на кристалле». Конференция по твердотельным схемам. Сборник технических статей. 1986 IEEE International . IEEE. XXIX : 36–37. DOI : 10.1109 / ISSCC.1986.1156924 . S2CID  57668899 .
    Исполнительный блок (EXU) представляет собой микропрограммный процессор тракта данных 32b, который имеет тридцать два 32b регистров общего назначения, шестнадцать 32b регистров блокнота, устройство сдвига на 64b, арифметико-логическое устройство (ALU) на 32b; и пара регистров управления. Три шины данных, которые работают
    "то же самое" . Исследовательские ворота. Цитировать журнал требует |journal=( помощь )
  • Канеко, H; Мики, Y; Коя, К; Араки, М. (ноябрь 1986 г.). «32-битный CMOS микропроцессор с шестиступенчатой ​​конвейерной структурой». Труды Совместной компьютерной конференции ACM Fall 1986 . IEEE Computer Society Press: 1000–1007.
    Аннотация:
    32-битные микропроцессоры являются ключевыми устройствами, которые обладают высокой способностью обработки данных, которая была достигнута в более ранних компьютерных системах общего назначения и мини-компьютерах, при гораздо меньшей стоимости. Раньше 32-разрядные микропроцессоры имели только отличную архитектуру и дизайн с использованием подходящего оборудования, поскольку количество устройств могло быть изготовлено на кристалле. Сложные функции, такие как управление виртуальной памятью и…
    "то же самое" . ACM. Цитировать журнал требует |journal=( помощь )
  • Куросава, А .; Yamada, K .; Кишимото, А .; Мори, К .; Нисигучи, Н. (май 1987 г.). «Практическое приложение системы САПР для полностью настраиваемых микросхем микрокомпьютера СБИС». IEEE Transactions по автоматизированному проектированию интегральных схем и систем . 6 (3): 364–373. DOI : 10,1109 / TCAD.1987.1270281 . ISSN  1937-4151 . S2CID  7394658 .
    Абстрактный:
    В этой статье представлено практическое применение системы САПР для компоновки и проверки, в результате чего создаются микросхемы микрокомпьютеров с полной схемой СБИС. Система CAD поддерживает три методологии проектирования - символьный макет, смешанный с макетом на уровне маски, уплотнение в качестве оптимизатора и полностью автоматизированную проверку. Для оптимизации площади подсистема символьной компоновки и уплотнителя поддерживает гибкое описание шаблонов ортогональной компоновки с произвольными размерами в свободной манере размещения. Шаблоны макета включают данные пути, многоугольные данные и символьные ячейки. Для оптимизации мощности и задержки компактор сжимает данные компоновки, уменьшая как сопротивление, так и емкость для проводов и ионно-имплантированных слоев. Эта особенность является новаторской для уплотнителя нового поколения.Особое внимание следует уделить тому факту, что он может сжимать данные макета до формата на 10–15 процентов меньше, чем это делается вручную. Подсистема проверки может обнаруживать всевозможные ошибки, более 30 наименований. Новой особенностью проверки электрических правил является то, что она исследует дополнительные логические ошибки для схем CMOS. Синергия этих трех методологий проектирования принесла несколько существенных преимуществ. Один из них - сокращение рабочей силы более чем наполовину в рамках сложнейшего процесса проектирования уникальной случайной логики. Другой - это выход уплотнения на 1600 транзисторов, что на 365 мил / sup 2 / меньше, чем уплотнение вручную. Реализация схемы на микросхеме работает с тактовой частотой более 15 МГц. Другой - первый успех кремния.Это реализовано в микросхеме полностью заказного микрокомпьютера СБИС, состоящей из более чем 100 000 транзисторов.

Внешние ссылки [ править ]

  • Фото штампа V60; в Nikkei BP (на японском)
  • Фото штампа V60 ; в Японском музее истории полупроводников (на японском языке)
  • Фотография кристалла V60 , установленного на корпусе PGA (очень четкое, на китайском языке)
  • Фотография матрицы V60 с упаковкой PGA , снятой керамической крышкой (на китайском языке)
  • Фотография V60 в упаковке PGA с керамической крышкой; стеклянный щит
  • Фотография V60 в упаковке PGA с металлической крышкой; сварной шов
  • Блог: Комплект PS98-145-HMW: «PC-UX / V» с 15 дисками и «вспомогательная плата V60» для слота NEC PC-9801 (на японском языке)
  • Артикул: V70 в упаковке PGA и ракета H-IIA (на английском языке)
  • Фото NEC V60 CPU платы на Sega Virtua Racing , (на английском языке)
  • Сайт: «Система 16» - оборудование Sega System 32 (на английском языке)
  • Сайт: «Система 16» - оборудование Sega Model 1 (на английском языке)
  • Сайт: «Система 16» - оборудование Sega System Multi 32 (на английском языке)
  • Оригинальные документы для V60 (μPD70616) и V70 (μPD70632) доступны здесь .
  • Таблицы данных для AFPP (μPD72691) доступны здесь .
  • Веб-сайт семейства Renesas V850
  • Веб-сайт семейства Renesas RH850