P6 (микроархитектура)

Эта статья требует дополнительных ссылок для проверки . Пожалуйста, помогите улучшить эту статью , добавив цитаты из надежных источников . Материал, не полученный от источника, может быть оспорен и удален. Найти источники:  Микроархитектура "P6"  -  новости  · газеты  · книги  · научный сотрудник  · JSTOR ( июнь 2013 г. ) ( Узнайте, как и когда удалить этот шаблон сообщения )

P6 микроархитектуры является шестым поколение Intel x86 микроархитектуры , реализована Pro Pentium микропроцессора , который был введен в ноябре 1995 года часто называют i686 . ^[1] На смену ей пришла микроархитектура NetBurst в 2000 году, но в конечном итоге она была возрождена в линейке микропроцессоров Pentium M. Преемником варианта Pentium M микроархитектуры P6 является микроархитектура Core, которая, в свою очередь, также является производной от микроархитектуры P6.

От Pentium Pro к Pentium III [ править ]

Ядро P6 было микропроцессором Intel шестого поколения в линейке x86. Первой реализацией ядра P6 был процессор Pentium Pro в 1995 году, непосредственный преемник оригинального дизайна Pentium (P5).

Процессоры P6 динамически преобразуют инструкции IA-32 в последовательности буферизованных микроопераций, подобных RISC , а затем анализируют и переупорядочивают микрооперации, чтобы обнаружить параллелизуемые операции, которые могут быть выполнены более чем одному исполнительному устройству одновременно. Pentium Pro был не первым чипом x86, который использовал эту технику - NexGen Nx586 , представленный в 1994 году, также использовал его, - но это был первый чип Intel x86, который использовал эту технологию .

Некоторые методы, впервые использованные в пространстве x86 в ядре P6, включают:

• Спекулятивное исполнение и завершение вне очереди (Intel называет это «динамическим исполнением»), что потребовало новых списанных модулей в исполнительном ядре. Это уменьшило количество остановок конвейера и частично позволило увеличить скорость Pentium Pro и последующих поколений процессоров.
• Superpipelining, который увеличился с 5-ступенчатого конвейера Pentium до 14 Pentium Pro и ранней модели Pentium III (Coppermine), и в конечном итоге превратился в менее чем 10-ступенчатый конвейер Pentium M для рынка встроенных и мобильных устройств из-за неэффективности энергопотребления. и проблемы с более высоким напряжением, которые возникли в предшественнике, а затем снова удлинение 10–12-ступенчатого конвейера до Core 2 из-за трудностей, связанных с увеличением тактовой частоты при улучшении процесса производства, может каким-то образом свести на нет некоторое негативное влияние более высокого потребления энергии на более глубокая конструкция трубопровода.
• PAE и более широкая 36-битная адресная шина для поддержки 64 ГБ физической памяти (линейное адресное пространство процесса по-прежнему было ограничено 4 ГБ).
• Переименование регистров , что позволило более эффективно выполнять несколько инструкций в конвейере.
• Инструкции CMOV активно используются при оптимизации компилятора .
• Другие новые инструкции: FCMOV, FCOMI / FCOMIP / FUCOMI / FUCOMIP, RDPMC, UD2.
• Новые инструкции в ядре Pentium II Deschutes: MMX, FXSAVE, FXRSTOR.
• Новые инструкции в Pentium III: SSE .

Архитектура P6 просуществовала три поколения от Pentium Pro до Pentium III и была широко известна низким энергопотреблением, превосходной производительностью целых чисел и относительно высоким числом инструкций за цикл (IPC). На смену линейке процессорных ядер P6 пришла архитектура NetBurst (P68), которая появилась с появлением Pentium 4 . Это был совершенно другой дизайн, основанный на использовании очень длинных конвейеров, которые способствовали высокой тактовой частоте за счет более низкого IPC и более высокого энергопотребления.

Чипы на базе P6 [ править ]

• Celeron (варианты Covington / Mendocino / Coppermine / Tualatin)
• Pentium Pro
• Pentium II Overdrive (чип Pentium II в 387-контактном Socket 8 )
• Pentium II
• Pentium II Xeon
• Pentium III
• Pentium III Xeon

P6 Variant Pentium M [ править ]

После выпуска Pentium 4-M и Mobile Pentium 4 быстро стало понятно, что новые мобильные процессоры NetBurst не идеальны для мобильных вычислений. Процессоры на базе Netburst были просто не такими эффективными в расчете на такт или ватт по сравнению с их предшественниками P6. Мобильные процессоры Pentium 4 работали намного сильнее, чем процессоры Pentium III-M, и не давали значительных преимуществ в производительности. Его неэффективность сказалась не только на сложности системы охлаждения, но и на крайне важном времени автономной работы.

Понимая, что их новая микроархитектура - не лучший выбор для мобильного пространства, Intel вернулась к чертежной доске, чтобы разработать дизайн, который оптимально подходил бы для этого сегмента рынка. Результатом стал модернизированный дизайн P6 под названием Pentium M :

Обзор дизайна ^[2]

• Фронтальный автобус с четырьмя насосами. С начальным ядром Banias Intel применила системную шину 400  МТ / с, которая впервые использовалась в Pentium 4. Ядро Dothan перешло на системную шину 533 МТ / с, вслед за развитием Pentium 4.
• Кэш большего размера L1 / L2 . Кэш L1 увеличился с 32 КБ у предшественника до 64 КБ во всех моделях. Первоначально 1 МБ кэш-памяти L2 в ядре Banias, затем 2 МБ в ядре Dothan. Активация динамического кеша селектором квадрантов из состояний сна.
• SSE2 Streaming SIMD (Single Instruction, Multiple Data) Extensions 2 support.
• Усовершенствованный 10- или 12-ступенчатый конвейер инструкций, который позволяет увеличить тактовую частоту без увеличения длины конвейера, уменьшенного с 14 ступеней на Pentium Pro / II / III.
• Выделенное управление стеком регистров.
• Добавление глобальной истории, косвенного предсказания и предсказания цикла в таблицу предсказания ветвления. Удаление местного предсказания.
• Micro-ops Слияние определенных подинструкций, опосредованное блоками декодирования. Команды x86 могут привести к меньшему количеству RISC-микроопераций и, следовательно, потребуют меньшего количества циклов процессора для выполнения.

Pentium M был самым энергоэффективным процессором x86 для ноутбуков в течение нескольких лет, потребляя максимум 27 Вт при максимальной нагрузке и 4-5 Вт в режиме ожидания. Повышение эффективности обработки, вызванное его модернизацией, позволило ему конкурировать с Mobile Pentium 4 с тактовой частотой более чем на 1 ГГц (самая быстрая тактовая частота Mobile Pentium 4 по сравнению с самой быстрой тактовой частотой Pentium M) и оснащенным гораздо большей памятью и пропускной способностью шины. ^[2] Первые процессоры семейства Pentium M (Banias) внутренне поддерживают PAE, но не показывают флаг поддержки PAE в своей информации CPUID; это приводит к тому, что некоторые операционные системы (в первую очередь дистрибутивы Linux) отказываются загружаться на таких процессорах, поскольку их ядра требуют поддержки PAE. ^[3]

Вариант Баниаса / Дотана [ править ]

• Celeron M (варианты Banias / Shelton / Dothan)
• Pentium M
• A100 / A110
• EP80579
• CE 3100

P6 Variant Enhanced Pentium M [ править ]

Процессор Yonah был запущен в январе 2006 года под брендом Core . Одно- и двухъядерные мобильные версии продавались под брендами Core Solo, Core Duo и Pentium Dual-Core , а серверная версия была выпущена как Xeon LV . Эти процессоры частично решили некоторые недостатки Pentium M , добавив:

• Поддержка SSE3
• Одно- и двухъядерные технологии с 2 МБ общей кэш-памяти второго уровня (реструктуризация организации процессора)
• Увеличена скорость FSB, при этом частота FSB составляет 533 или 667 МТ / с.
• 12-этапный конвейер команд.

Это привело к промежуточной микроархитектуре для низковольтных процессоров, которая находится между P6 и следующей микроархитектурой Core.

Вариант Йоны [ править ]

• Celeron M 400 серии
• Core Solo / Duo
• Двухъядерный процессор Pentium T2060 / T2080 / T2130
• Xeon LV / ULV (Соссаман)

Дорожная карта [ править ]

Преемник [ править ]

27 июля 2006 года была запущена микроархитектура Core , производная от P6, в виде процессора Core 2 . Впоследствии было выпущено больше процессоров с микроархитектурой Core под торговыми марками Core 2, Xeon , Pentium и Celeron . Ядро микроархитектура является последней строкой основного процессора Intel, использовать FSB , со всеми более поздними процессорами Intel на базе Nehalem и более позднего Intel микроархитектуры отличая интегрированный контроллер памяти и QPI или DMI шину для связи с остальной частью системы. Улучшения по сравнению с процессорами Intel Core:

• 14-ступенчатый конвейер команд, обеспечивающий более высокие тактовые частоты.
• Поддержка SSE4.1 для всех моделей Core 2, изготовленных с использованием литографии 45 нм.
• Поддержка 64-битной архитектуры x86-64 , которая ранее предлагалась только процессорами Prescott, последним архитектурным пакетом Pentium 4 .
• Увеличена скорость FSB с 533 до 1600 МТ / с.
• Увеличенный размер кэша L2, при этом размер кэша L2 составляет от 1 МБ до 12 МБ (процессоры Core 2 Duo используют общий кеш L2, в то время как процессоры Core 2 Quad, имеющие половину общего кеша, совместно используются каждой парой ядер).
• Dynamic Front Side Bus Throttling (некоторые мобильные модели), при котором скорость FSB снижена вдвое, что, в свою очередь, снижает скорость процессора вдвое. Таким образом, процессор переходит в режим низкого энергопотребления, называемый режимом сверхнизкой частоты, который помогает продлить срок службы батареи.
• Технология динамического ускорения для некоторых мобильных процессоров Core 2 Duo и технология Dual Dynamic Acceleration для мобильных процессоров Core 2 Quad. Технология динамического ускорения позволяет ЦП разгонять одно ядро ​​процессора при выключении другого. В технологии Dual Dynamic Acceleration два ядра деактивированы, а два ядра разогнаны. Эта функция запускается, когда приложение использует только одно ядро ​​для Core 2 Duo или до двух ядер для Core 2 Quad. Разгон осуществляется увеличением множителя тактовой частоты на 1.

Хотя все эти чипы технически являются производными от Pentium Pro, с момента своего создания архитектура претерпела несколько радикальных изменений. ^[4]

См. Также [ править ]

• Список микроархитектур ЦП Intel

Ссылки [ править ]