PowerPC e200 представляет собой семейство 32-разрядного питание ISA микропроцессорных ядер , разработанные Freescale для первичного использования в автомобильных и промышленных системах управления. Ядра предназначены для формирования части ЦП в конструкциях « система на кристалле» (SoC) с частотой до 600 МГц, что делает их идеальными для встраиваемых приложений .
Ядро e200 разработано на основе процессоров семейства MPC5xx , которое, в свою очередь, является производным от ядра MPC8xx в процессорах PowerQUICC SoC. e200 соответствует Power ISA v.2.03, а также предыдущей спецификации Book E. Все микропроцессоры на базе ядра e200 названы в схеме MPC55xx и MPC56xx / JPC56x, не путать с процессорами MPC52xx , основанными на ядре PowerPC e300 .
В апреле 2007 года Freescale и IPextreme предоставили ядра e200 для лицензирования другим производителям. [1]
Continental AG и Freescale разрабатывают SPACE, трехъядерный процессор на базе e200, предназначенный для электронных тормозных систем в автомобилях. [2]
STMicroelectronics и Freescale совместно разработали микроконтроллеры для автомобильных приложений на базе e200 из семейства MPC56xx / SPC56x .
Ядра
Семейство e200 состоит из шести ядер, от простых бюджетных до сложных high-end по своей природе.
e200z0
Самое простое ядро, e200z0, имеет упорядоченный четырехступенчатый конвейер . У него нет MMU , нет кеша и нет FPU . Он использует часть Power ISA с переменной длиной бит (VLE), которая использует 16-битные версии стандартного 32-битного PowerPC Book E ISA, таким образом сокращая объем кода до 30%. Он имеет один 32-битный шинный интерфейс AMBA 2.0v6. Блок загрузки / сохранения является конвейерным, имеет задержку загрузки в 1 цикл и поддерживает пропускную способность одной операции загрузки или сохранения за цикл.
E200z0 используется в MPC5510 в качестве дополнительного сопроцессора вместе с ядром e200z1, что делает этот чип многоядерным процессором. e200z0 доступен в качестве сопроцессоров для других процессоров на базе e200, а также в качестве автономных процессоров очень низкого уровня.
e200z1
E200z1 имеет четырехэтапный конвейер с одной задачей с блоком предсказания ветвлений и MMU с 8 входами, без кеша и без FPU. Он может использовать как полную 32-разрядную версию PowerPC ISA, так и инструкции VLE. Он использует двойной 32-битный шинный интерфейс AMBA 2.0v6. Блок загрузки / сохранения является конвейерным, имеет задержку загрузки в 1 цикл и поддерживает пропускную способность одной операции загрузки или сохранения за цикл.
e200z3
E200z3 имеет четырехступенчатый конвейер с одним выпуском с блоком прогнозирования ветвлений, MMU с 16 входами и FPU с поддержкой SIMD . Кеша нет. Он может использовать как полную 32-разрядную версию PowerPC ISA, так и инструкции VLE. Он использует двойной 64-битный шинный интерфейс AMBA 2.0v6. Блок загрузки / сохранения является конвейерным, имеет задержку загрузки в 1 цикл и поддерживает пропускную способность одной операции загрузки или сохранения за цикл.
e200z4
E200z4 имеет пятиэтапный конвейер с двумя задачами с блоком предсказания ветвлений, MMU с 16 входами, расширением обработки сигналов (SPE), FPU с поддержкой SIMD с одинарной точностью и 4-килобайтным 2/4-позиционным кешем L1 ассоциативных инструкций. (Псевдо-циклический алгоритм замены). У него нет кеша данных. Он может использовать как полную 32-разрядную версию PowerPC ISA, так и инструкции VLE. Он использует интерфейс с двойной 64-битной шиной AMBA 2.0v6. Блок загрузки / сохранения является конвейерным, имеет двухцикловую задержку загрузки и поддерживает пропускную способность одной операции загрузки или сохранения за цикл.
В зависимости от производной может поддерживать SPE или LSP.
e200z6
E200z6 имеет семиступенчатый конвейер с одним выпуском с блоком предсказания ветвления, MMU на 32 входа, расширениями обработки сигналов (SPE), FPU с одинарной точностью с поддержкой SIMD и 8-канальным ассоциативным набором данных / инструкций 32 KiB. Кэш L1. Он может использовать как полную 32-разрядную версию PowerPC ISA, так и инструкции VLE. Он использует один 64-битный шинный интерфейс AMBA 2.0v6. Блок загрузки / сохранения является конвейерным, имеет задержку загрузки 3 цикла и поддерживает пропускную способность одной операции загрузки или сохранения за цикл.
e200z7
E200z7 имеет десятиэтапный конвейер с двумя задачами с блоком предсказания ветвлений, MMU на 32 входа, FPU с одинарной точностью, поддерживающим SIMD, и 16-килобайтным, 4-х канальным ассоциативным набором инструкций Гарварда и кэшем данных L1. Он может использовать как полную 32-разрядную версию PowerPC ISA, так и инструкции VLE. Он использует 32-битную шину AMBA 2.0v6, интерфейс для адресной шины и 64-битную шину данных (плюс атрибуты и управление на каждой шине). Блок загрузки / сохранения является конвейерным, имеет задержку загрузки 3 цикла и поддерживает пропускную способность одной операции загрузки или сохранения за цикл.
В зависимости от производной может поддерживать SPE, SPE v1.1 или SPE v2.
Смотрите также
Рекомендации
- ^ «Freescale открывает лицензирование ядра семейства Power Architecture e200 через IPextreme» (пресс-релиз). 2 апреля 2007 года Архивировано из оригинального 24 -го октября 2007 года.
- ^ «Freescale и Continental совместно работают над многоядерным 32-битным микроконтроллером для электронных тормозных систем» (пресс-релиз). 16 октября, 2007. Архивировано из оригинального 12 июля 2012 года .
- Страница Freescale MPC55xx
- Страница SPC5 ST
- Страница лицензирования IPextremes e200
- Базовое семейство Freescale e200, обзор и модель лицензирования, официальный документ
- Многоядерный дизайн: основные проблемы и возможности - Power.org
- Халфхилл, Том Р. (2 апреля 2007 г.). "Ядра питания лицензий Freescale". Отчет микропроцессора .