Из Википедии, бесплатной энциклопедии
Перейти к навигации Перейти к поиску

Serializer / десериализатор ( SerDes выраженным SIR-Deez или SIR-Дез) представляет собой пару функциональных блоков , обычно используемые в высокой скорости связи для компенсации ограниченного ввода / вывода. Эти блоки преобразуют данные между последовательными данными и параллельными интерфейсами в каждом направлении. Термин «SerDes» в целом относится к интерфейсам, используемым в различных технологиях и приложениях. Основное использование SerDes - обеспечить передачу данных по одной линии или дифференциальной паре , чтобы минимизировать количество контактов ввода / вывода и межсоединений.

Общая функция [ править ]

Показывает принцип SerDes

Базовая функция SerDes состоит из двух функциональных блоков: блока параллельного входа и последовательного выхода (PISO) (также известного как преобразователь из параллельного в последовательный) и блока последовательного входа в параллельный выход (SIPO) (он же преобразователь из последовательного в параллельный). Существует 4 различных архитектуры SerDes: (1) SerDes с параллельными часами, (2) SerDes со встроенными часами, (3) SerDes 8b / 10b, (4) SerDes с чередованием битов.

Блок PISO (Parallel Input, Serial Output) обычно имеет параллельный вход тактовой частоты, набор линий ввода данных и защелки входных данных. Он может использовать внутренний или внешний контур фазовой автоподстройки частоты (ФАПЧ) для умножения входящего параллельного синхросигнала до последовательной частоты. Простейшая форма PISO имеет один регистр сдвига, который принимает параллельные данные один раз за параллельный такт и сдвигает их с более высокой последовательной тактовой частотой. Реализации также могут использовать регистр с двойной буферизацией, чтобы избежать метастабильности при передаче данных между доменами часов.

Блок SIPO (последовательный вход, параллельный выход) обычно имеет выход тактовой частоты приема, набор линий вывода данных и защелки выходных данных. Тактовая частота приема могла быть восстановлена ​​из данных методом восстановления последовательной тактовой частоты . Однако SerDes, которые не передают тактовые импульсы, используют опорные тактовые импульсы для привязки ФАПЧ к правильной частоте Tx, избегая низких частот гармоник, присутствующих в потоке данных . Затем блок SIPO делит входящие часы до параллельной скорости. Реализации обычно имеют два регистра, соединенных как двойной буфер. Один регистр используется для синхронизации в последовательном потоке, а другой используется для хранения данных для более медленной, параллельной стороны.

Некоторые типы SerDes включают блоки кодирования / декодирования. Цель этого кодирования / декодирования обычно состоит в том, чтобы установить, по крайней мере, статистические границы скорости переходов сигналов, чтобы упростить восстановление тактовой частоты в приемнике, обеспечить кадрирование и обеспечить баланс постоянного тока .

Параллельные часы SerDes [ править ]

Параллельные часы SerDes обычно используется для последовательной передачи входного сигнала параллельной шины вместе с адресом данных и сигналами управления. Сериализованный поток отправляется вместе с опорными часами. Допуск на джиттер тактового сигнала в сериализаторе составляет 5–10 пс среднеквадратичное значение.

Встроенные часы SerDes [ править ]

Встроенные часы SerDes сериализует данные и часы в единый поток. Сначала передается один цикл тактового сигнала, за которым следует поток битов данных; это создает периодический нарастающий фронт в начале потока битов данных. Поскольку тактовые импульсы явно встроены и могут быть восстановлены из потока битов, допуск на джиттер тактовых импульсов сериализатора (передатчика) ослаблен до 80–120 пс (среднеквадратичное значение), в то время как диспаратность опорных тактовых импульсов в десериализаторе может составлять ± 50000 ppm (т. Е. 5%). .

8b / 10b SerDes [ править ]

8b / 10b SerDes отображает каждый байт данных в 10-битный код перед сериализацией данных. Десериализатор использует опорные часы для отслеживания восстановленных часов из битового потока. Поскольку информация о часах синтезируется в поток битов данных, а не встраивается явно, допуск на дрожание синхроимпульсов сериализатора (передатчика) составляет 5–10 пс среднеквадратичное значение, а диспаратность опорных синхросигналов в десериализаторе составляет ± 100 ppm.

Общая схема кодирования, используемая с SerDes, - это кодирование 8b / 10b . Это поддерживает балансировку постоянного тока, обеспечивает кадрирование и гарантирует частые переходы. Гарантированные переходы позволяют приемнику извлекать встроенные часы. Коды управления позволяют кадрировать, обычно в начале пакета. Типичные параллельные интерфейсы SerDes 8b / 10b имеют одну линию синхронизации, одну линию управления и 8 линий данных.

Такие блоки кодировщика сериализатора плюс 8b / 10b и десериализатора плюс декодера определены в спецификации Gigabit Ethernet .

Другой распространенной схемой кодирования, используемой с SerDes, является кодирование 64b / 66b . Эта схема статистически обеспечивает баланс постоянного тока и переходы за счет использования скремблера. Кадрирование осуществляется посредством детерминированных переходов добавленных битов кадрирования.

Такие блоки кодировщика и десериализатора-плюс-64b / 66b определены в спецификации 10 Gigabit Ethernet . Сторона передачи включает кодер 64b / 66b, скремблер и редуктор, который преобразует сигнал 66b в 16-битный интерфейс. Другой сериализатор затем преобразует этот 16-битный интерфейс в полностью последовательный сигнал.

SerDes с битовым чередованием [ править ]

SerDes с битовым чередованием мультиплексирует несколько более медленных последовательных потоков данных в более быстрые последовательные потоки, а приемник демультиплексирует более быстрые битовые потоки обратно в более медленные потоки.

Стандартизация СерДес [ править ]

Оптический Internetworking Форум (ОИС) опубликовал общий электрический I / O (CEI) Interoperability соглашений (ИАС), которые определены пять поколений электрического интерфейса SerDes, на 3,125, 6, 10, 28 и 56 Гбит / с. OIF анонсировал новые проекты на скорости 112 Гбит / с. OIF также опубликовал три предыдущих поколения электрических интерфейсов. Эти IA были приняты или адаптированы или повлияли на высокоскоростные электрические интерфейсы, определенные IEEE 802.3 , Infiniband , RapidIO , Fibre Channel и многими другими организациями.

См. Также [ править ]

Ссылки [ править ]

Внешние ссылки [ править ]

  • Отчеты по применению TI SerDes
  • Общий электрический интерфейс OIF (CEI) 3.1