Из Википедии, бесплатной энциклопедии
  (Перенаправлено с трехмерной интегральной схемы )
Перейти к навигации Перейти к поиску

Трехмерной интегральной схемы ( 3D - IC ) представляет собой МОП (металл-оксид - полупроводник) интегральной схемы (ИС) , изготовленные путем укладки кремниевых пластин или штампов и связывая их по вертикали с использованием, например, через кремниевую Vias (TSVs) или Cu- Cu-соединения, так что они ведут себя как единое устройство для повышения производительности при меньшей мощности и меньшей занимаемой площади по сравнению с традиционными двумерными процессами. Трехмерная интегральная схема - одна из нескольких схем трехмерной интеграции, в которых используется направление z для повышения электрических характеристик в микроэлектронике и наноэлектронике .

Трехмерные интегральные схемы можно классифицировать по уровню иерархии межсоединений на глобальном ( корпус ), промежуточном (контактная площадка) и локальном ( транзистор ) уровне. [1] В целом, трехмерная интеграция - это широкий термин, который включает такие технологии, как трехмерная упаковка на уровне пластин (3DWLP); Интеграция 2.5D и 3D на основе интерпозера; ИС с трехмерным стеком (3D-SIC); монолитные 3D ИС; Трехмерная неоднородная интеграция; и интеграция трехмерных систем. [2] [3]

Международные организации, такие как Jisso Technology Roadmap Committee (JIC) и International Technology Roadmap for Semiconductors (ITRS), работали над классификацией различных технологий трехмерной интеграции для дальнейшего создания стандартов и дорожных карт трехмерной интеграции. [4] С 2010-х годов 3D-микросхемы широко используются для флэш-памяти NAND и в мобильных устройствах .

Типы [ править ]

Трехмерные ИС против трехмерной упаковки [ править ]

3D-упаковка относится к схемам 3D-интеграции, которые основаны на традиционных методах соединения, таких как соединение проводов и перевернутый кристалл, для получения вертикальных стеков. Трехмерная упаковка может быть распространена далее в трехмерную систему в корпусе (3D SiP) и пакет на уровне трехмерных пластин (3D WLP), кристалл многослойной памяти, соединенный проводными связями, и конфигурации пакета на корпусе (PoP), соединенные либо с помощью проводных соединений, либо с помощью перевернутых микросхем. представляют собой трехмерные SiP, которые уже некоторое время используются в массовом производстве и имеют хорошо налаженную инфраструктуру. PoP используется для вертикальной интеграции разнородных технологий, таких как 3D WLP, использует процессы уровня пластины, такие как слои перераспределения. (RDL) и процессы столкновения пластин для формирования межсоединений.

2.5D- переходник также является трехмерным WLP, который соединяет боковую сторону кристалла на кремниевом, стеклянном или органическом переходнике с помощью TSV и RDL. Во всех типах 3D-упаковки микросхемы в корпусе обмениваются данными с помощью внекристальной сигнализации, как если бы они были установлены в отдельных корпусах на обычной печатной плате.

Трехмерные ИС можно разделить на трехмерные стековые ИС (3D SIC), что относится к набору микросхем ИС с использованием межсоединений TSV, и монолитным трехмерным ИС, которые используют производственные процессы для реализации трехмерных межсоединений на локальных уровнях внутрикристальной иерархии проводки, как установлено. далее ITRS, это приводит к прямым вертикальным межсоединениям между уровнями устройств. Первые примеры монолитного подхода можно увидеть в устройствах Samsung 3D V-NAND . [5]

Начиная с 2010-х годов, пакеты 3D IC широко используются для флэш- памяти NAND в мобильных устройствах . [6]

Один хозяин умирает и три раба умирают

3D SiC [ править ]

Рынок цифровой электроники требует микросхемы полупроводниковой памяти с более высокой плотностью , чтобы обслуживать недавно выпущенные компоненты ЦП , и в качестве решения этой проблемы был предложен метод наложения нескольких кристаллов. Компания JEDEC сообщила, что будущая технология DRAM включает в себя план укладки кристаллов «3D SiC» на «Server Memory Forum», 1-2 ноября 2011 г., Санта-Клара, Калифорния. В августе 2014 года Samsung Electronics начала производство модулей SDRAM  объемом 64 ГБ для серверов на базе новой памяти DDR4 (с двойной скоростью передачи данных 4) с использованием технологии пакетов 3D TSV. [7] Новые предлагаемые стандарты для 3D-накопителя DRAM включают широкий ввод-вывод, широкий ввод-вывод 2,Куб гибридной памяти , память с высокой пропускной способностью .

Монолитные 3D ИС [ править ]

Монолитные трехмерные ИС строятся слоями на одной полупроводниковой пластине , которая затем разрезается на трехмерные ИС. Имеется только одна подложка, поэтому нет необходимости в выравнивании, утонении, соединении или сквозных кремниевых переходных отверстиях . Температурные ограничения технологического процесса устраняются путем разделения производства транзисторов на две фазы. Высокотемпературная фаза, которая выполняется перед переносом слоя, за которым следует перенос слоя с использованием ионной резки , также известный как перенос слоя, который использовался для производства кремния на изоляторе (SOI).вафли за последние два десятилетия. Множественные тонкие (в масштабе 10–100 нанометров) слои практически бездефектного кремния могут быть созданы с помощью низкотемпературных (<400 ℃) соединений и технологий скола и размещены поверх активных транзисторных схем. Затем доработайте транзисторы с помощью процессов травления и осаждения. Эта монолитная технология 3D IC была исследована в Стэнфордском университете в рамках гранта, спонсируемого DARPA .

CEA-Leti также разрабатывает монолитные трехмерные ИС, называемые последовательными трехмерными ИС. В 2014 году французский научно-исследовательский институт представил CoolCube ™, низкотемпературный технологический процесс, который обеспечивает верный путь к 3DVLSI. [8] В Стэнфордском университете исследователи разрабатывают монолитные трехмерные ИС, использующие структуры углеродных нанотрубок (УНТ) по сравнению с кремнием, используя низкотемпературные процессы переноса УНТ в масштабе пластины, которые могут выполняться при 120 ℃. [9]

В целом, монолитные 3D-микросхемы все еще находятся в стадии разработки, и большинство считает, что их производство еще не закончено.

Технологии изготовления 3D SiC [ править ]

Существует несколько методов проектирования трехмерных ИС, включая методы перекристаллизации и соединения пластин. Существует два основных типа соединения пластин: соединения Cu-Cu (соединения медь-медь между пакетными ИС, используемые в TSV) [10] [11] и сквозные переходы через кремний (TSV). По состоянию на 2014 год был выпущен ряд продуктов памяти, таких как память с высокой пропускной способностью (HBM) и гибридный куб памяти , которые реализуют стекирование 3D IC с TSV. В настоящее время внедряется и исследуется ряд ключевых подходов к набору. К ним относятся штамповка на кристалле, матрица на пластину и пластина на пластину.

Умереть, чтобы умереть
Электронные компоненты построены на нескольких кристаллах, которые затем выравниваются и склеиваются. Разбавление и создание TSV могут быть выполнены до или после склеивания. Одно из преимуществ метода «умирает на штамп» состоит в том, что сначала можно протестировать каждый компонентный кристалл, так что один плохой кристалл не испортит весь стек. [12] Кроме того, каждый кристалл в трехмерной ИС может быть заранее разделен на группы, чтобы их можно было смешивать и согласовывать для оптимизации энергопотребления и производительности (например, согласование нескольких игральных костей из угла процесса с низким энергопотреблением для мобильного приложения).
Die-to-Wafer
Электронные компоненты построены на двух полупроводниковых пластинах. Одна вафля нарезается кубиками; отдельные кубики выравнивают и прикрепляют к площадкам кристаллов второй пластины. Как и в методе «пластина на пластине», утонение и создание TSV выполняются либо до, либо после склеивания. Дополнительные кубики могут быть добавлены в стопки перед нарезкой кубиков.
От вафли к вафле
Электронные компоненты построены на двух или более полупроводниковых пластинах , которые затем выравниваются, склеиваются и разрезаются на трехмерные ИС. Каждую пластину можно разбавить до или после склеивания. Вертикальные соединения либо встраиваются в пластины перед склеиванием, либо создаются в стопке после склеивания. Эти « сквозные кремниевые переходные отверстия » (TSV) проходят через кремниевую подложку (и) между активными слоями и / или между активным слоем и внешней контактной площадкой. Соединение пластины с пластиной может снизить выход продукции, поскольку, если какой-либо 1 из N чипов в трехмерной ИС окажется дефектным, вся трехмерная ИС будет дефектной. Более того, пластины должны быть одинакового размера, но многие экзотические материалы (например, III-V) производятся на пластинах гораздо меньшего размера, чемЛогика CMOS или DRAM (обычно 300 мм), затрудняющая разнородную интеграцию.

Преимущества [ править ]

В то время как традиционные процессы масштабирования CMOS улучшают скорость распространения сигнала, масштабирование из-за текущих технологий производства и проектирования микросхем становится более сложным и дорогостоящим, отчасти из-за ограничений плотности мощности, а отчасти из-за того, что межсоединения не становятся быстрее, чем транзисторы. [13] Трехмерные ИС решают проблему масштабирования за счет укладки двухмерных кристаллов и их соединения в 3-м измерении. Это обещает ускорить обмен данными между многослойными микросхемами по сравнению с планарной компоновкой. [14] Трехмерные ИС обещают множество существенных преимуществ, в том числе:

След
Больше функциональности умещается в небольшом пространстве. Это расширяет закон Мура и позволяет создавать крошечные, но мощные устройства нового поколения.
Расходы
Разделение большого чипа на несколько меньших матриц с помощью трехмерной укладки может повысить выход продукции и снизить стоимость изготовления, если отдельные матрицы тестируются отдельно. [15] [16]
Гетерогенная интеграция
Слои схемы могут быть созданы с помощью разных процессов или даже на разных типах пластин. Это означает, что компоненты можно оптимизировать в гораздо большей степени, чем если бы они были собраны вместе на одной пластине. Более того, компоненты несовместимого производства могут быть объединены в единую трехмерную ИС. [17] [3]
Более короткое межсоединение
Уменьшается средняя длина провода. Общие цифры, сообщаемые исследователями, составляют порядка 10–15%, но это сокращение в основном относится к более длинным межсоединениям, что может повлиять на задержку цепи в большей степени. Учитывая, что трехмерные провода имеют гораздо более высокую емкость, чем обычные провода в кристалле, задержка в цепи может улучшиться, а может и не улучшиться.
Мощность
Хранение сигнала на кристалле позволяет снизить его энергопотребление в 10–100 раз. [18] Более короткие провода также снижают энергопотребление за счет меньшей паразитной емкости . [19] Уменьшение бюджета мощности приводит к меньшему тепловыделению, увеличению срока службы батарей и снижению эксплуатационных расходов.
Дизайн
Вертикальное измерение добавляет более высокий уровень связи и предлагает новые возможности дизайна. [3]
Безопасность цепи
Трехмерная интеграция может обеспечить безопасность через неизвестность ; многослойная структура усложняет попытки реконструировать схему. Чувствительные схемы также могут быть разделены между слоями таким образом, чтобы скрыть функцию каждого слоя. [20] Кроме того, 3D-интеграция позволяет интегрировать специализированные функции, подобные системному монитору, на отдельных уровнях. [3] Цель здесь - реализовать своего рода аппаратный брандмауэр для любых стандартных компонентов / микросхем, которые будут отслеживаться во время выполнения, стремясь защитить всю электронную систему от атак во время выполнения, а также злонамеренных модификаций оборудования.
Пропускная способность
Трехмерная интеграция позволяет создавать большое количество вертикальных переходных отверстий между слоями. Это позволяет создавать шины с широкой полосой пропускания между функциональными блоками на разных уровнях. Типичным примером может быть трехмерный стек процессор + память, с кэш-памятью, расположенной поверх процессора. Такое расположение позволяет использовать шину намного шире, чем обычные 128 или 256 бит между кешем и процессором. [21] Широкие шины, в свою очередь, снимают проблему стены памяти . [22]

Проблемы [ править ]

Поскольку эта технология является новой, она ставит перед собой новые задачи, в том числе:

Расходы
Хотя стоимость является преимуществом по сравнению с масштабированием, она также была определена как проблема коммерциализации 3D-микросхем в основных потребительских приложениях. Однако работа над этим ведется. Хотя 3D-технология является новой и довольно сложной, стоимость производственного процесса на удивление очевидна, если разбить ее на действия, составляющие весь процесс. Анализируя комбинацию действий, лежащих в основе, можно определить факторы затрат. После определения факторов затрат становится менее сложной задачей определить, откуда берется большая часть затрат и, что более важно, где затраты могут быть снижены. [23]
Урожай
Каждый дополнительный этап производства увеличивает риск возникновения дефектов. Для того, чтобы 3D ИС были коммерчески жизнеспособными, дефекты могут быть устранены или допущены, или плотность дефектов может быть увеличена. [24] [25]
Нагревать
Необходимо отводить тепло, накапливающееся в батарее. Это неизбежная проблема, поскольку электрическая близость коррелирует с тепловой близостью. Необходимо более тщательно управлять конкретными горячими точками.
Сложность дизайна
Чтобы в полной мере использовать преимущества 3D-интеграции, требуются сложные методы проектирования и новые инструменты САПР . [26]
TSV-вводимые накладные расходы
TSV имеют большие размеры по сравнению с воротами и планами перекрытия. В технологическом узле 45 нм площадь, занимаемая TSV размером 10 мкм x 10 мкм, сопоставима с площадью около 50 ворот. [27] Кроме того, технологичность требует посадочных площадок и запретных зон, которые еще больше увеличивают площадь, занимаемую TSV. В зависимости от выбора технологии TSV блокируют некоторое подмножество ресурсов макета. [27] TSV с переходным отверстием производятся до металлизации, поэтому занимают слой устройства и создают препятствия для размещения. TSV с переходным отверстием изготавливаются после металлизации и проходят через кристалл. Таким образом, они занимают и устройство, и металлические слои, что приводит к размещению и маршрутизации препятствий. Хотя обычно ожидается, что использование TSV приведет к уменьшению длины провода, это зависит от количества TSV и их характеристик.[27] Кроме того, степень детализации разделения между кристаллами влияет на длину провода. Обычно он уменьшается для средней (блоки с 20–100 модулями) и грубой (разбиение на уровне блоков) гранулярности, но увеличивается для мелкой гранулярности (разбиение на уровне шлюза). [27]
Тестирование
Для достижения высокого общего выхода и снижения затрат необходимо отдельное тестирование независимых штампов. [25] [28] Однако тесная интеграция между соседними активными слоями в трехмерных ИС влечет за собой значительное количество взаимосвязей между различными секциями одного и того же схемного модуля, которые были разделены на разные матрицы. Помимо огромных накладных расходов, вносимых необходимыми TSV, секции такого модуля, например, умножитель, не могут быть независимо протестированы традиционными методами. Это особенно относится к критическим по времени путям, проложенным в 3D.
Отсутствие стандартов
Существует несколько стандартов для проектирования, производства и упаковки трехмерных ИС на основе TSV, хотя этот вопрос решается. [29] [30] Кроме того, изучается множество вариантов интеграции, таких как via-last, via-first, via-middle; [31] переходники [32] или прямое соединение; и т.п.
Гетерогенная интеграционная цепочка поставок
В гетерогенно интегрированных системах задержка одной детали от одного из различных поставщиков деталей задерживает доставку всего продукта и, таким образом, задерживает выручку для каждого из поставщиков деталей 3D IC.
Отсутствие четко определенной собственности
Неясно, кому должна принадлежать интеграция и упаковка / сборка 3D ИС. Это могут быть сборочные предприятия, такие как ASE, или производители продукции .

Стили дизайна [ править ]

В зависимости от степени детализации разбиения можно выделить разные стили дизайна. Интеграция на уровне шлюза сталкивается с множеством проблем и в настоящее время кажется менее практичной, чем интеграция на уровне блоков. [33]

Интеграция на уровне шлюза
Этот стиль разделяет стандартные ячейки между несколькими матрицами. Это обещает уменьшение длины провода и большую гибкость. Однако уменьшение длины провода может быть подорвано, если не будут сохранены модули определенного минимального размера. С другой стороны, его неблагоприятные последствия включают огромное количество необходимых TSV для межсоединений. Для этого стиля дизайна требуются инструменты трехмерного размещения и маршрутизации , которые пока недоступны. Кроме того, разделение проектного блока на несколько штампов означает, что он не может быть полностью протестирован перед укладкой штампов. После штабелирования штампов (испытания после скрепления) один отказавший штамп может привести к непригодности нескольких хороших штампов, что снижает выход. Этот стиль также усиливает влияние вариаций процесса., особенно вариации между штампами. Фактически, трехмерная компоновка может давать более низкие результаты, чем та же схема, выложенная в двухмерной схеме, вопреки первоначальному обещанию интеграции трехмерной ИС. [34] Кроме того, этот стиль проектирования требует перепроектирования доступной интеллектуальной собственности, поскольку существующие блоки IP и инструменты EDA не предусматривают трехмерную интеграцию.
Блочная интеграция
В этом стиле целые блоки дизайна назначаются отдельным штампам. Блоки проекта охватывают большую часть связности списка цепей и связаны небольшим количеством глобальных межсоединений. Следовательно, интеграция на уровне блоков обещает снизить накладные расходы TSV. Сложные трехмерные системы, объединяющие разнородные матрицы, требуют отдельных производственных процессов на разных технологических узлах для быстрой и маломощной случайной логики, нескольких типов памяти, аналоговых и радиочастотных схем и т. Д. Интеграция на уровне блоков, которая позволяет разделить и оптимизировать производственные процессы, поэтому кажется критически важной для 3D-интеграции. Кроме того, этот стиль может облегчить переход от текущего 2D-дизайна к 3D-дизайну IC. По сути, инструменты с поддержкой 3D необходимы только для разбиения на разделы и термического анализа. [35]Отдельные штампы будут разработаны с использованием (адаптированных) 2D-инструментов и 2D-блоков. Это мотивировано широкой доступностью надежных IP-блоков. Более удобно использовать доступные 2D-блоки IP и размещать обязательные TSV в незанятом пространстве между блоками вместо того, чтобы изменять структуру IP-блоков и встраивать TSV. [33] Структуры проектирования с учетом возможности тестирования являются ключевым компонентом IP-блоков и, следовательно, могут использоваться для облегчения тестирования трехмерных ИС. Кроме того, критические пути могут быть в основном встроены в 2D-блоки, что ограничивает влияние TSV и вариаций между кристаллами на производительность производства. Наконец, современный дизайн микросхемы часто требует внесения изменений в конструкцию в последнюю минуту . Ограничение воздействия таких изменений на отдельные штампы имеет важное значение для ограничения затрат.

История [ править ]

Через несколько лет после того, как микросхема МОП-интегральной схемы (МОП-ИС) была впервые предложена Мохамедом Аталлой в Bell Labs в 1960 году [36], исследователи из Texas Instruments Роберт В. Хейсти, Роуленд Э. Джонсон и Эдвард В. Мехал в 1964 г. [37] В 1969 г. исследователи NEC Кацухиро Онода, Рио Игараси, Тошио Вада, Шо Наканума и Тору Цудзиде предложили концепцию трехмерной микросхемы памяти на интегральной схеме МОП . [38]

Демонстрации (1983–2012) [ править ]

Япония (1983–2005) [ править ]

Трехмерные ИС были впервые успешно продемонстрированы в 1980-х годах в Японии , где исследования и разработки (НИОКР) по трехмерным ИС были начаты в 1981 году с «Проектом исследований и разработок трехмерных схемных элементов» Ассоциации исследований и разработок будущих (новых) электронных устройств. [39] Изначально исследовались две формы трехмерной конструкции ИС, рекристаллизация и соединение пластин , а в первых успешных демонстрациях использовалась рекристаллизация. [11] В октябре 1983 года исследовательская группа Fujitsu, в которую входили С. Кавамура, Нобуо Сасаки и Т. Иваи, успешно изготовила трехмерный комплементарный металл-оксид-полупроводник.(CMOS) интегральная схема, использующая перекристаллизацию лазерного луча. Он состоял из структуры, в которой один тип транзистора изготавливается непосредственно над транзистором противоположного типа, с отдельными затворами и изолятором между ними. Двухслойная пленка из нитрида кремния и фосфосиликатного стекла (PSG) использовалась в качестве промежуточного изоляционного слоя между верхним и нижним устройствами. Это послужило основой для реализации многослойного 3D-устройства, состоящего из вертикально уложенных транзисторов с отдельными затворами и изолирующим слоем между ними. [40] В декабре 1983 года та же исследовательская группа Fujitsu изготовила трехмерную интегральную схему с КМОП структурой кремний-на-изоляторе (КНИ). [41]В следующем году они изготовили трехмерную матрицу затворов с вертикально расположенной двойной структурой SOI / CMOS, используя рекристаллизацию луча. [42]

В 1986 году исследователи Mitsubishi Electric Йоичи Акасака и Тадаши Нишимура изложили основные концепции и предложенные технологии для трехмерных ИС. [43] [44] В следующем году исследовательская группа Mitsubishi, в которую вошли Нисимура, Акасака и выпускник Университета Осаки Ясуо Иноуэ, изготовила процессор обработки сигналов изображения (ISP) на 3D IC с набором фотодатчиков и аналого-цифровых преобразователей CMOS. , арифметико-логические блоки (ALU) и регистры сдвига, организованные в трехуровневую структуру. [45] В 1989 году NECИсследовательская группа под руководством Ёсихиро Хаяши изготовила трехмерную ИС с четырехслойной структурой с помощью кристаллизации лазерным лучом. [46] [43] В 1990 году исследовательская группа Мацусита, в которую входили К. Ямазаки, Я. Ито и А. Вада, изготовила процессор обработки сигналов параллельного изображения на четырехслойной трехмерной ИС с сформированными слоями SOI ( кремний-на-изоляторе ). путем лазерной перекристаллизации, и четыре слоя, состоящие из оптического датчика , детектора уровня, памяти и ALU. [47]

Самая распространенная форма проектирования трехмерных ИС - это соединение пластин. [11] Соединение пластин первоначально называлось «кумулятивно связанная ИС» (CUBIC), разработка которого началась в 1981 году в рамках «Проекта исследования и разработки элементов трехмерной схемы» в Японии и завершена в 1990 году исследовательской группой NEC Йошихиро Хаяши, которая продемонстрировала метод. где несколько тонкопленочных устройств соединены кумулятивно, что позволяет использовать большое количество слоев устройства. Они предложили изготовление отдельных устройств в отдельных пластинах, уменьшение толщины пластин, обеспечение передних и задних выводов и соединение утоненных кристаллов друг с другом. Они использовали технологию CUBIC для изготовления и тестирования устройства с двумя активными слоями по принципу сверху вниз, имеющего полевой транзистор NMOS на массивном кремнии.нижний слой и тонкий верхний слой полевого транзистора NMOS и предложенная технология CUBIC, позволяющая изготавливать трехмерные ИС с более чем тремя активными слоями. [43] [39] [48]

Первые трехмерные микросхемы, изготовленные по технологии сквозного перехода через кремний (TSV), были изобретены в Японии 1980-х годов. Hitachi подала патент в Японии в 1983 г., а в 1984 г. - Fujitsu. В 1986 г. в японском патенте, поданном Fujitsu, описывалась многослойная структура микросхем с использованием TSV. [39] В 1989 году Мицумаса Койонаги из Университета Тохоку впервые применил технику соединения пластины с пластиной с помощью TSV, которую он использовал для изготовления 3D- микросхемы LSI в 1989 году. [39] [49] [50]В 1999 году Японская ассоциация сверхсовременных электронных технологий (ASET) начала финансирование разработки микросхем 3D IC с использованием технологии TSV, получившей название «НИОКР по технологии интеграции электронных систем высокой плотности». [39] [51] Термин «сквозное сквозное отверстие» (TSV) был придуман исследователями Tru-Si Technologies Сергеем Савастюком, О. Синягин и Э. Корчински, которые предложили метод TSV для трехмерной упаковки на уровне пластин ( WLP) в 2000 году. [52]

Группа Koyanagi в Университете Тохоку , возглавляемая Мицумасой Коянаги, использовала технологию TSV для изготовления трехслойного чипа памяти в 2000 году, трехслойного чипа искусственной сетчатки глаза в 2001 году, трехслойного микропроцессора в 2002 году и десятислойной памяти. чип в 2005 году. [49] В том же году исследовательская группа Стэнфордского университета, состоящая из Каустава Банерджи, Шукри Дж. Сури, Павана Капура и Кришны С. Сарасват, представила новый дизайн 3D-чипа, который использует вертикальное измерение для облегчения проблем, связанных с межсоединениями. и способствует гетерогенной интеграции технологий для реализации дизайна системы на кристалле (SoC). [53] [54]

В 2001 году исследовательская группа Toshiba, в которую входили Т. Имото, М. Мацуи и К. Такубо, разработала процесс соединения пластин «Модуль системного блока» для производства трехмерных корпусов ИС. [55] [56]

Европа (1988–2005) [ править ]

Фраунгофер и Сименс начали исследования по интеграции трехмерных ИС в 1987 году. [39] В 1988 году они изготовили устройства трехмерных КМОП ИС, основанные на перекристаллизации поликремния. [57] В 1997 году метод межчиповых переходов (ICV) был разработан исследовательской группой Фраунгофера-Сименс, в которую входили Питер Рамм, Манфред Энгельхардт, Вернер Памлер, Кристоф Ландесбергер и Армин Клумпп. [58] Это был первый промышленный процесс 3D IC, основанный на фабричных пластинах Siemens CMOS. Вариант этого процесса TSV позже был назван технологией TSV-SLID (твердое жидкое взаимное распространение). [59] Это был подход к проектированию трехмерных ИС, основанный на низкотемпературном соединении пластин и вертикальной интеграции устройств ИС с использованием межчиповых переходных отверстий, которые они запатентовали.

Рамм продолжил создание отраслевых и академических консорциумов для производства соответствующих технологий трехмерной интеграции. В рамках финансируемого Германией совместного проекта VIC между Siemens и Fraunhofer они продемонстрировали полный промышленный процесс трехмерного стекирования ИС (1993–1996). Вместе со своими коллегами из Сименса и Фраунгофера Рамм опубликовал результаты, показывающие детали ключевых процессов, таких как трехмерная металлизация [T. Грассл, П. Рамм, М. Энгельхардт, З. Габрик, О. Шпиндлер, Первая международная конференция по металлизации межсоединений СБИС / ULSI - DUMIC, Санта-Клара, Калифорния, 20-22 февраля 1995 г.] и на ECTC 1995 они представили раньше исследования стековой памяти в процессорах. [60]

В начале 2000-х годов группа исследователей Fraunhofer и Infineon в Мюнхене исследовала технологии 3D TSV с особым упором на укладку кристаллов на подложку в рамках немецко-австрийского проекта VSI EUREKA и инициировала европейские интеграционные проекты e-CUBES как первые европейские 3D-модели. технологическая платформа и e-BRAINS с ао, Infineon, Siemens, EPFL, IMEC и Tyndall, где были изготовлены и оценены демонстраторы гетерогенных трехмерных интегрированных систем. Особое внимание в проекте e-BRAINS уделялось разработке новых низкотемпературных процессов для высоконадежных интегрированных трехмерных сенсорных систем. [61]

США (1999–2012) [ править ]

Соединение пластин между медью и медью, также называемое Cu-Cu-соединениями или Cu-Cu-пластинами, было разработано в Массачусетском технологическом институте исследовательской группой, состоящей из Энди Фана, Аднана-ура Рахмана и Рафаэля Рейфа в 1999 году. [11] [62] Рейф и Фан дополнительно исследовали соединение пластин Cu-Cu с другими исследователями Массачусетского технологического института, включая Куан-Ненг Чен, Шамик Дас, Чуан Сенг Тан и Ниша Чека, в 2001–2002 годах. [11] В 2003 году DARPA и Центр микроэлектроники Северной Каролины (MCNC) начали финансирование НИОКР по технологии 3D IC. [39]

В 2004 г. компания Tezzaron Semiconductor [63] построила работающие 3D-устройства шести различных конструкций. [64] Чипы были построены в два слоя с вольфрамовыми транзисторами TSV «переходное первое» для вертикального соединения. Две пластины были уложены друг к другу и соединены медным способом. Верхнюю пластину истончали, а затем стопку из двух пластин нарезали кубиками. Первым протестированным чипом был простой регистр памяти, но наиболее заметным из них был стек процессор / память 8051 [65], который показал гораздо более высокую скорость и меньшее энергопотребление, чем аналогичный 2D-сборщик.

В 2004 году Intel представила трехмерную версию процессора Pentium 4 . [66] Чип был изготовлен с двумя матрицами с использованием штабелирования лицом к лицу, что позволило получить плотную структуру переходных отверстий. Задние TSV используются для ввода / вывода и питания. Для трехмерного плана этажа дизайнеры вручную разместили функциональные блоки в каждом кристалле с целью снижения энергопотребления и повышения производительности. Разделение больших и мощных блоков и тщательная перестановка позволили ограничить тепловые точки. 3D-дизайн обеспечивает повышение производительности на 15% (из-за исключения этапов конвейера) и 15% -ную экономию энергии (из-за устранения повторителей и сокращения проводки) по сравнению с 2D Pentium 4.

Терафлопс Research Чип представил в 2007 годе Intel экспериментальный 80-ядерный дизайн с сложенной памятью. Из-за высоких требований к пропускной способности памяти традиционный подход ввода-вывода потребляет от 10 до 25 Вт. [28] Чтобы улучшить это, разработчики Intel реализовали шину памяти на основе TSV. Каждое ядро ​​подключено к одной ячейке памяти в кристалле SRAM с помощью канала, который обеспечивает пропускную способность 12 ГБ / с, в результате чего общая пропускная способность составляет 1 ТБ / с при потреблении всего 2,2 Вт.

Академическая реализация 3D-процессора была представлена ​​в 2008 году в Университете Рочестера профессором Эби Фридманом и его учениками. Чип работает на частоте 1,4 ГГц и был разработан для оптимизированной вертикальной обработки между сложенными чипами, что дает возможности 3D-процессора, недоступные традиционному одноуровневому чипу. [67] Одной из проблем при изготовлении трехмерного чипа было заставить все слои работать в гармонии без каких-либо препятствий, которые могли бы помешать передаче информации от одного слоя к другому. [68]

В ISSCC 2012, два 3D-IC на основе многоядерной конструкции с использованием Globalfoundries были представлены 130 нм процесс "и технология FaStack Tezzaron и продемонстрировали:

  • 3D-MAPS, [69] реализация 64 пользовательских ядер со стеком из двух логических кристаллов, была продемонстрирована исследователями из Школы электротехники и компьютерной инженерии Технологического института Джорджии .
  • Centip3De, [70] проект, близкий к пороговому, на основе ядер ARM Cortex-M3, был разработан факультетом электротехники и информатики Мичиганского университета .

Коммерческие 3D ИС (2004 – настоящее время) [ править ]

Sony «s PlayStation Portable (PSP) портативные игровые консоли , выпущенные в 2004 году, являются самым ранним коммерческим продуктом использовать 3D IC, в Edram микросхему памяти производства компании Toshiba в 3D - системе-в-корпусе .

Самое раннее известное коммерческое использование чипа 3D IC был в Sony «s PlayStation Portable (PSP) портативных игровых консолей , выпущенный в 2004 году PSP аппаратных средств включает в себя Edram (встроенный DRAM ) память производства Toshiba в 3D - система-в-корпусе микросхемы с двумя штампами уложены вертикально. [6] В то время Toshiba называла это «полувстроенной DRAM», а позже назвала его комплексным решением « микросхема на кристалле » (CoC). [6] [71]

В апреле 2007 года Toshiba выпустила на рынок восьмислойную трехмерную ИС, микросхему встроенной флэш- памяти NAND THGAM объемом 16 ГБ , которая была изготовлена ​​с восемью сложенными друг на друга микросхемами флэш-памяти NAND объемом 2 ГБ. [72] В сентябре 2007 года Hynix представила 24-слойную технологию 3D IC с микросхемой флэш-памяти объемом 16 ГБ, которая была изготовлена ​​из 24 уложенных друг на друга микросхем флэш-памяти NAND с использованием процесса соединения пластин. [73] Toshiba также использовала восьмислойную 3D ИС для своего флеш-чипа THGBM емкостью 32 ГБ в 2008 году. [74] В 2010 году Toshiba использовала 16- слойную 3D IC для своего флеш-чипа THGBM2 на 128 ГБ, который был изготовлен с 16 стеками. Чипы 8 ГБ. [75]       В 2010-х годах 3D-микросхемы получили широкое коммерческое использование в виде многокристальных корпусов и пакетных решений для флэш- памяти NAND в мобильных устройствах . [6]

Компания Elpida Memory разработала первый чип DRAM объемом 8 ГБ (укомплектованный четырьмя матрицами DDR3 SDRAM ) в сентябре 2009 года и выпустила его в июне 2011 года. [76] TSMC объявила о планах производства 3D IC с использованием технологии TSV в январе 2010 года. [76] В 2011 году , SK Hynix представила 16 ГБ DDR3 SDRAM ( класс 40 нм ) с использованием технологии TSV, [77] Samsung Electronics представила в сентябре объёмную память DDR3 объемом 32 ГБ ( класс 30 нм ) на базе TSV, а затем Samsung и Micron Technology объявили об использовании технологии TSV. Гибридный куб памяти       (HMC) в октябре. [76]

Прорежьте видеокарту, которая использует память с высокой пропускной способностью (HBM), основанную на технологии сквозного полупроводника через (TSV) 3D IC.

Память с высокой пропускной способностью (HBM), разработанная Samsung, AMD и SK Hynix, использует стековые чипы и TSV. Первый чип памяти HBM был изготовлен SK Hynix в 2013 году. [77] В январе 2016 года Samsung Electronics объявила о начале массового производства HBM2 с объемом памяти до 8 ГБ на стек. [78] [79]

В 2017 году Samsung Electronics объединила 3D-стекирование микросхем с технологией 3D  V-NAND (на основе технологии  флэш-памяти с улавливанием заряда ), выпустив чип флэш-памяти KLUFG8R1EM объемом 512 ГБ с восемью сложенными друг на друга 64-слойными чипами V-NAND. [80] В 2019 году Samsung произвела флеш-чип емкостью 1 ТБ с 16 уложенными друг на друга кристаллами V-NAND. [81] [82] По состоянию на 2018 год Intel рассматривает возможность использования 3D-микросхем для повышения производительности. [83] По состоянию на апрель 2019 года устройства памяти с 96-слойными микросхемами можно было купить более чем у одного производителя; в 2018 году Toshiba выпустила 96-слойные устройства. 

См. Также [ править ]

  • Вспышка ловушки заряда (CTF)
  • FinFET (3D-транзистор)
  • МОП-транзистор
  • Многополюсное устройство (MuGFET)
  • V-NAND (3D NAND)

Заметки [ править ]

  1. ^ "SEMI.ORG" (PDF) . Архивировано (PDF) из оригинала на 2015-09-24.
  2. ^ «Что такое 3D-интеграция? - 3D InCites» . Архивировано 30 декабря 2014 года.
  3. ^ Б с д J. Knechtel, О. Синаноглу, И. М. Elfadel, J. Lienig, CCN Цзе, «Крупномасштабная 3D Chips: вызовы и решения для автоматизации проектирования, тестирования и Благонадежный интеграции» Архивированные 2017-08-07 в The Wayback Machine , в книге IPSJ Transactions on System LSI Design Methodology, vol. 10. С. 45–62, август 2017 г.
  4. ^ "МЕЖДУНАРОДНАЯ ДОРОЖНАЯ КАРТА ТЕХНОЛОГИЙ ДЛЯ ПОЛУПРОВОДНИКОВ ИЗДАНИЕ 2011" (PDF) . Архивировано из оригинального (PDF) 30 декабря 2014 года . Проверено 30 декабря 2014 .
  5. ^ «Сравнение Samsung 3D NAND с традиционными 3D IC» . 2013-08-16.
  6. ^ a b c d Джеймс, Дик (2014). «3D ИС в реальном мире» . 25-я ежегодная конференция SEMI Advanced Semiconductor Manufacturing Conference (ASMC 2014) : 113–119. DOI : 10,1109 / ASMC.2014.6846988 . ISBN 978-1-4799-3944-2. S2CID  42565898 .
  7. ^ «Samsung начинает производство модулей 3D DDR4 DRAM» . 2014-08-27. Архивировано 31 декабря 2014 года.
  8. ^ Michallet, Жан-Эрик. «CoolCube ™: Настоящая альтернатива 3DVLSI масштабированию» . www.3DInCites.com . Архивировано 22 января 2016 года . Проверено 24 марта 2014 года .
  9. ^ фон Трапп, Франсуаза (2015-03-16). «Монолитная 3D ИС нагревается ДАТА 2015» . 3D InCites . 3D InCites. Архивировано 2 апреля 2015 года . Проверено 16 марта 2015 года .
  10. ^ Маэстр Кар, A .; Travaly, Y .; Maes, G .; Borghs, G .; Армини, С. (2011). «Включение соединения Cu-Cu в (двойных) дамасциновых межсоединениях путем избирательного осаждения двух разных молекул SAM». 2011 IEEE International Interconnect Technology Conference . С. 1–3. DOI : 10.1109 / IITC.2011.5940263 . ISBN 978-1-4577-0503-8. S2CID  30235970 .
  11. ^ a b c d e Рейф, Рафаэль; Тан, Чуан Сенг; Фан, Энди; Чен, Куан-Ненг; Дас, Шамик; Чека, Ниша (2002). «Трехмерные межсоединения с использованием соединения медных пластин: технология и применение» (PDF) . Конференция по передовой металлизации : 37–44. S2CID 2514964 . Проверено 15 июля 2019 .  
  12. ^ Технологии реального мира. «3D-интеграция: революция в дизайне». 2 мая 2007 г. «3D-интеграция: революция в дизайне» . Архивировано 22 декабря 2010 года . Проверено 18 марта 2011 .
  13. ^ Разработчик, Сарай. «3D-процессоры, стековое ядро». 20 сентября 2005 г. «Архивная копия» . Архивировано из оригинала на 2012-03-16 . Проверено 29 октября 2012 .CS1 maint: заархивированная копия как заголовок ( ссылка ),
  14. ^ Разработчик, Сарай. «3D-процессоры, стековое ядро». 20 сентября 2005 г. «Архивная копия» . Архивировано из оригинала на 2011-07-09 . Проверено 24 февраля 2011 .CS1 maint: заархивированная копия как заголовок ( ссылка )
  15. ^ Xiangyu Dong и Yuan Xie, "Анализ затрат на уровне системы и исследование конструкции для трехмерных ИС", Proc. конференции по автоматизации проектирования в Азии и южной части Тихого океана, 2009 г., «Архивная копия» . Архивировано из оригинала на 2010-04-24 . Проверено 20 мая 2010 .CS1 maint: заархивированная копия как заголовок ( ссылка )
  16. ^ «Технология 3D IC обеспечивает полный пакет» «Архивная копия» . Архивировано из оригинала на 2010-10-31 . Проверено 27 января 2011 .CS1 maint: заархивированная копия как заголовок ( ссылка ) Electronic Design 2 июля 2010 г.
  17. ^ Джеймс Дж. К. Лу, Кен Роуз и Сьюзан Виткавадж "Интеграция 3D: почему, что, кто, когда?" «Архивная копия» . Архивировано из оригинала на 2008-02-12 . Проверено 22 января 2008 .CS1 maint: заархивированная копия как заголовок ( ссылка )Future Fab Intl. Том 23, 2007
  18. ^ Уильям Дж. Далли, «Будущие направления для внутрикристальных сетей межсоединений», стр. 17, «Архивная копия» (PDF) . Архивировано (PDF) из оригинала 12.06.2010 . Проверено 22 января 2008 . CS1 maint: заархивированная копия как заголовок ( ссылка ) Лаборатория компьютерных систем Стэнфордского университета, 2006 г.
  19. ^ Джонсон, Р. Колин. «Стандартизированные трехмерные стеки микросхем». 10 июля 2008 г. «Архивная копия» . Архивировано из оригинала на 2012-09-30 . Проверено 15 мая 2014 .CS1 maint: заархивированная копия как заголовок ( ссылка )
  20. ^ «3D-ИС и безопасность интегральных схем» «Архивная копия» (PDF) . Архивировано (PDF) из оригинала 07.09.2008 . Проверено 8 февраля 2008 . CS1 maint: заархивированная копия как заголовок ( ссылка ) Tezzaron Semiconductor, 2008 г.
  21. ↑ Дон Хёк У, Нак Хи Сон, Дин Л. Льюис и Сянь-Синь С. Ли. «Оптимизированная трехмерная архитектура памяти с использованием чрезмерной пропускной способности TSV высокой плотности». В материалах 16-го Международного симпозиума по архитектуре высокопроизводительных компьютеров, стр. 429–440, Бангалор, Индия, январь 2010 г.
  22. ^ «Прогнозирование производительности стека микросхем памяти 3D-процессор» Джейкоб П., Макдональд, Дж. Ф. и др. «Проектирование и тестирование компьютеров», IEEE Volume 22, Issue 6, ноябрь – декабрь. 2005 Страниц: 540–547
  23. ^ А. Палеско, Стоимость 3D ИС, Портал знаний 3D InCites, 9 января 2015 г. «Стоимость 3D ИС» . 2015-01-09. Архивировано 9 января 2015 года . Проверено 9 января 2015 .
  24. ^ MazikMedia, Inc, издатель, сайты, поддерживаемые jamagination (www.jamagination.com). "Роберт Патти," Влияние трехмерного стекирования на уровне пластин на доходность ИС ". Future Fab Intl. Volume 23, 2007" . Future-fab.com. Архивировано из оригинала на 2014-05-17 . Проверено 15 мая 2014 .CS1 maint: multiple names: authors list (link)
  25. ^ a b Сянь-Синь С. Ли и Кришненду Чакрабарти, «Тестовые задачи для трехмерных интегральных схем», IEEE Design and Test of Computers, Special issue on 3D IC Design and Test, vol. 26, вып. 5, стр. 26–35, сентябрь / октябрь 2009 г.
  26. ^ " " Большая тройка EDA не готова к упаковке 3D-чипов ". EE Times Asia, 25 октября 2007 г." . Eetasia.com. Архивировано 18 июля 2008 года . Проверено 15 мая 2014 .
  27. ^ a b c d Д. Х. Ким, С. Мухопадхай, С. К. Лим, "Прогнозирование межсоединений через кремний-через-через и оптимизация для трехмерных стековых ИС", в Proc. Int. Мастерская Sys.-Level Interconn. Пред., 2009, с. 85–92.
  28. ^ а б С. Боркар, "Трехмерная интеграция для проектирования энергосберегающих систем", в Proc. Design Autom. Конф., 2011. С. 214–219.
  29. ^ « « Стаканы трехмерных чипов стандартизированы ». EE Times, 7 ноября 2008 г.» . Eetimes.com. 2014-05-09. Архивировано из оригинального 30 сентября 2012 года . Проверено 15 мая 2014 .
  30. ^ " " Программа международных стандартов SEMI формирует комитет по стандартам на интегральные схемы с трехмерным накоплением ". Пресс-релиз SEMI от 7 декабря 2010 г." . Semi.org. 2010-12-07. Архивировано 17 мая 2014 года . Проверено 15 мая 2014 .
  31. ^ " " РАСШИРЕННАЯ УПАКОВКА: Сценарии 3D TSV Technologies: через первый или через последний? Отчет за 2010 год ". Йоле отчет, 2010 год" . I-micronews.com. 01.01.2010. Архивировано из оригинала на 2014-05-17 . Проверено 15 мая 2014 .
  32. ^ "Si, стеклянные вставки для 3D-упаковки: мнения аналитиков". Advanced Packaging 10 августа 2010 г. Архивировано 14 марта 2011 г. в Wayback Machine.
  33. ^ a b Дж. Кнехтель, И. Л. Марков, Дж. Лиениг, «Сборка 2D-блоков в 3D-чипы». Архивировано 4 марта 2016 г. в Wayback Machine , в IEEE Trans. по САПР ИС и систем, т. 31, нет. 2, стр. 228–241, февраль 2012 г.
  34. ^ С. Гарг, Д. Маркулеску, "3D-GCP: аналитическая модель влияния изменений процесса на распределение задержки критического пути трехмерных ИС", в Proc. Int. Symp. Качественный Электрон. Des., 2009, с. 147–155.
  35. ^ LK Scheffer, "CAD-последствия новых технологий межсоединений", в Proc. Design Autom. Конф., 2007. С. 576–581.
  36. ^ Московиц, Сэнфорд Л. (2016). Передовые инновации в материалах: управление глобальными технологиями в 21 веке . Джон Вили и сыновья . С. 165–167. ISBN 9780470508923.
  37. ^ Патент США 3,613,226
  38. ^ Патент США 3,651,490
  39. ^ Б с д е е г Када, Морихиро (2015). "История исследований и разработок технологии трехмерной интеграции" (PDF) . Трехмерная интеграция полупроводников: обработка, материалы и приложения . Springer. С. 8–13. ISBN  9783319186757.
  40. ^ Кавамура, S .; Сасаки, Нобуо; Я жду.; Nakano, M .; Такаги, М. (октябрь 1983 г.). «Трехмерные КМОП ИС, изготовленные с использованием перекристаллизации луча». Письма об электронных устройствах IEEE . 4 (10): 366–368. Bibcode : 1983IEDL .... 4..366K . DOI : 10.1109 / EDL.1983.25766 . ISSN 0741-3106 . S2CID 35184408 .  
  41. ^ Кавамура, S .; Sasaki, N .; Я жду.; Mukai, R .; Nakano, M .; Такаги, М. (декабрь 1983 г.). «Трехмерные ИС КНИ / КМОП, изготовленные методом лучевой перекристаллизации». 1983 Международное совещание по электронным устройствам : 364–367. DOI : 10.1109 / IEDM.1983.190517 . S2CID 11689645 . 
  42. ^ Кавамура, S .; Сасаки, Нобуо; Я жду.; Mukai, R .; Nakano, M .; Такаги, М. (1984). «Трехмерная вентильная матрица с вертикально установленной двойной структурой SOI / CMOS, изготовленной методом лучевой рекристаллизации» . 1984 Симпозиум по технологии СБИС. Сборник технических статей : 44–45.
  43. ^ a b c Гарроу, Филипп (6 августа 2008 г.). «Введение в 3D-интеграцию» (PDF) . Справочник по трехмерной интеграции: технологии и приложения трехмерных интегральных схем . Wiley-VCH . п. 4. DOI : 10.1002 / 9783527623051.ch1 . ISBN  9783527623051.
  44. ↑ Акасака, Йоичи; Нисимура, Т. (декабрь 1986 г.). «Концепция и основные технологии построения 3-D ИМС». 1986 Международное совещание по электронным устройствам : 488–491. DOI : 10.1109 / IEDM.1986.191227 . S2CID 10393330 . 
  45. ^ Nishimura, T .; Иноуэ, Ясуо; Sugahara, K .; Kusunoki, S .; Кумамото, Т .; Nakagawa, S .; Накая, М .; Хориба, Ясутака; Акасака, Йоичи (декабрь 1987 г.). «Трехмерная ИС для высокопроизводительного процессора сигналов изображения». 1987 Международное совещание по электронным устройствам : 111–114. DOI : 10.1109 / IEDM.1987.191362 . S2CID 12936958 . 
  46. ↑ Хаяси, Ёсихиро; Кунио, Т .; Ояма, К .; Моримото, М. (декабрь 1989 г.). «Трехмерные ИС с четырьмя сложенными друг на друга слоями активных устройств». Международный технический дайджест по электронным устройствам : 837–840. DOI : 10.1109 / IEDM.1989.74183 . S2CID 113995937 . 
  47. ^ Yamazaki, K .; Itoh, Y .; Wada, A .; Моримото, К .; Томита Ю. (декабрь 1990 г.). «4-х слойные 3-D IC технологии для параллельной обработки сигналов». Международный технический сборник по электронным устройствам : 599–602. DOI : 10.1109 / IEDM.1990.237127 . S2CID 114856400 . 
  48. ↑ Хаяси, Ёсихиро; Wada, S .; Kajiyana, K .; Ояма, К .; Koh, R .; Takahashi, S .; Кунио, Т. (1990). «Изготовление трехмерных ИС с использованием технологии« кумулятивно связанных ИС »(CUBIC)». Сборник технических статей.1990 Симпозиум по технологии СБИС : 95–96. DOI : 10.1109 / VLSIT.1990.111025 . S2CID 27465273 . 
  49. ^ a b Фукусима, Т .; Танака, Т .; Коянаги, Мицумаса (2007). «Тепловые проблемы трехмерных ИС» (PDF) . SEMATECH . Университет Тохоку . Архивировано из оригинального (PDF) 16 мая 2017 года . Дата обращения 16 мая 2017 .
  50. ^ Танака, Тецу; Ли, Кан Ук; Фукусима, Такафуми; Коянаги, Мицумаса (2011). «Технология трехмерной интеграции и гетерогенная интеграция» . Семантический ученый . S2CID 62780117 . Проверено 19 июля 2019 . 
  51. ↑ Такахаши, Кендзи; Танида, Казумаса (2011). «Вертикальное соединение по ASET» . Справочник по трехмерной интеграции, Том 1: Технология и применение трехмерных интегральных схем . Джон Вили и сыновья. п. 339. ISBN. 9783527623068.
  52. ^ Savastionk, S .; Siniaguine, O .; Корчинский, Э. (2000). «Кремниевые переходные отверстия для 3D WLP». Труды Международного симпозиума по современным процессам, свойствам и интерфейсам упаковочных материалов (№ по каталогу 00TH8507) : 206–207. DOI : 10.1109 / ISAPM.2000.869271 . ISBN 0-930815-59-9. S2CID  110397071 .
  53. ^ Lavanyashree, BJ (август 2016). «Трехмерные (3D) ИС: Обзор» (PDF) . Международный журнал цифровых приложений и современных исследований . 5 (1).
  54. ^ Банерджи, Каустав; Souri, Shukri J .; Капур, Паван; Сарасват, Кришна К. (2001). «Трехмерные ИС: новый дизайн микросхемы для улучшения характеристик межсоединений на глубине до субмикронного диапазона и интеграции систем на кристалле». Труды IEEE . 89 (5): 602–633. DOI : 10.1109 / 5.929647 . ISSN 0018-9219 . 
  55. ^ Garrou, Филипп (6 августа 2008). «Введение в 3D-интеграцию» (PDF) . Справочник по трехмерной интеграции: технологии и приложения трехмерных интегральных схем . Wiley-VCH . п. 4. DOI : 10.1002 / 9783527623051.ch1 . ISBN  9783527623051.
  56. ^ Имото, Т .; Мацуи, М .; Takubo, C .; Akejima, S .; Кария, Т .; Nishikawa, T .; Эномото, Р. (2001). «Разработка пакета трехмерных модулей,« Системный блочный модуль » » . Электронные компоненты и технология конференции . Институт инженеров по электротехнике и радиоэлектронике (51): 552–7. ISBN 0780370384.
  57. ↑ Рамм, Питер (22 января 2016 г.). «Fraunhofer EMFT: наша ранняя и текущая работа в области трехмерной интеграции» . 3D InCites . Проверено 22 сентября 2019 .
  58. ^ Ramm, P .; Bollmann, D .; Braun, R .; Buchner, R .; Cao-Minh, U .; и другие. (Ноябрь 1997 г.). «Трехмерная металлизация вертикально интегральных схем». Микроэлектронная инженерия . 37–38: 39–47. DOI : 10.1016 / S0167-9317 (97) 00092-0 . S2CID 22232571 . 
  59. ^ Macchiolo, A .; Andricek, L .; Moser, HG; Nisius, R .; Richter, RH; Вайгель, П. (1 января 2012 г.). «Технология вертикальной интеграции SLID-ICV для обновления пикселей ATLAS». Физические процедуры . 37 : 1009–1015. arXiv : 1202,6497 . Bibcode : 2012PhPro..37.1009M . DOI : 10.1016 / j.phpro.2012.02.444 . ISSN 1875-3892 . S2CID 91179768 .  
  60. ^ MB Kleiner, SA Kuehn, P. Ramm, W. Weber, IEEE Transactions on Components, Packaging, and Manufacturing Technology - Part B, Vol. 19, № 4 (1996)
  61. ^ «ДОМ» .
  62. ^ Вентилятор, Энди; Рахман, Аднан-ур; Рейф, Рафаэль (2 февраля 1999 г.). «Склеивание медных пластин» . Электрохимические и твердотельные письма . 2 (10): 534. DOI : 10,1149 / 1,1390894 . S2CID 98300746 . 
  63. ^ "Tezzaron Semiconductor: Z-путь вперед" . Tezzaron Semiconductor . Проверено 19 июля 2019 .
  64. ^ «Шесть 3D-дизайнов предшествуют заявлению Tezzaron об энергосбережении на 90% - EE Times» . Архивировано 31 октября 2014 года.
  65. ^ Коул, Бернард. «Terrazon применяет технологию трехмерного стекирования к ядру микроконтроллера 8051» . EETimes . Проверено 10 августа 2020 .
  66. ^ Б. Блэк, Д. Нельсон, К. Уэбб и Н. Самра, "Технология трехмерной обработки и ее влияние на микропроцессоры iA32", в Proc. Int. Конф. по компьютерному дизайну, стр. 316–318, 2004.
  67. ↑ Стив Сегин (16 сентября 2008 г.). «Сегин, Стив.« Создан первый в мире многослойный 3D-процессор ». 16 сентября 2008 г.» . Tomshardware.com . Проверено 15 мая 2014 .
  68. ^ "Science Daily." 3-D компьютерный процессор: 'Rochester Cube' указывает путь к более мощным конструкциям микросхем ". 17 сентября 2008 г." . Sciencedaily.com. Архивировано 17 мая 2014 года . Проверено 15 мая 2014 .
  69. ^ Веб-страница проекта 3D-MAPS в Технологическом институте Джорджии "Архивная копия" . Архивировано из оригинала на 2015-03-08 . Проверено 2 апреля 2012 .CS1 maint: archived copy as title (link)
  70. ^ «Centip3De: 64-ядерная, трехмерная, многослойная, околопороговая система» (PDF) .
  71. ^ "Система в пакете (SiP)" . Toshiba . Архивировано из оригинала 3 апреля 2010 года . Проверено 3 апреля 2010 года .
  72. ^ «TOSHIBA КОММЕРЦИАЛИЗИРУЕТ НАИБОЛЬШУЮ ВСТРОЕННУЮ ФЛЭШ-ПАМЯТЬ NAND В ОТРАСЛИ ДЛЯ МОБИЛЬНЫХ ПОТРЕБИТЕЛЬСКИХ ПРОДУКТОВ» . Toshiba . 17 апреля, 2007. Архивировано из оригинального 23 ноября 2010 года . Проверено 23 ноября 2010 года .
  73. ^ "Hynix удивляет промышленность чипов NAND" . Korea Times . 5 сентября 2007 . Проверено 8 июля 2019 .
  74. ^ «Toshiba выпускает устройства флеш-памяти со встроенной памятью NAND с наибольшей плотностью» . Toshiba . 7 августа 2008 . Проверено 21 июня 2019 .
  75. ^ «Toshiba запускает крупнейшие в отрасли модули встроенной флэш-памяти NAND» . Toshiba . 17 июня 2010 . Проверено 21 июня 2019 .
  76. ^ a b c Када, Морихиро (2015). «История исследований и развития технологии трехмерной интеграции» . Трехмерная интеграция полупроводников: обработка, материалы и приложения . Springer. С. 15–8. ISBN 9783319186757.
  77. ^ а б «История: 2010-е» . SK Hynix . Проверено 8 июля 2019 .
  78. ^ «Samsung начинает массовое производство самой быстрой памяти DRAM в мире - на основе новейшего интерфейса памяти с высокой пропускной способностью (HBM)» . news.samsung.com .
  79. ^ «Samsung объявляет о массовом производстве памяти HBM2 следующего поколения - ExtremeTech» . 19 января 2016 г.
  80. ↑ Шилов, Антон (5 декабря 2017 г.). «Samsung начинает производство флэш-памяти UFS NAND 512 ГБ: 64-слойная V-NAND, скорость чтения 860 МБ / с» . AnandTech . Проверено 23 июня 2019 .
  81. ↑ Маннерс, Дэвид (30 января 2019 г.). «Samsung делает модуль eUFS емкостью 1 ТБ» . Еженедельник электроники . Проверено 23 июня 2019 .
  82. ↑ Таллис, Билли (17 октября 2018 г.). «Samsung делится планом развития SSD для QLC NAND и 96-слойной 3D NAND» . AnandTech . Проверено 27 июня 2019 .
  83. ^ «Intel представляет новаторский способ создания 3D-чипов» . Engadget .

Ссылки [ править ]

  • JEDEC が 「DDR4」 と TSV を 使 う 「3DS」 メ モ リ 技術 の 概要 ら か に- 後 藤 弘 茂 の Weekly 海外 ニ ュ ー ス Impress Watch Co. (выпущено: 08.11.2011, 2011-11-08)
  • 貫通 電極 を 用 い た チ ッ プ 積 層 技術 の 開 発(японский) - технический обзор oki # 211 Vol.74 # 3 (выпущен: 2007-10, 2011-11-08)
  • TSV (через кремний через: Si 貫通 電極) (японский) - Akita Elpida Memory, inc (2011-11-08)

Дальнейшее чтение [ править ]

  • Филип Гарроу, Кристофер Бауэр, Питер Рамм: Справочник по трехмерной интеграции, технологиям и приложениям трехмерных интегральных схем Vol. 1 и т. 2, Wiley-VCH, Weinheim 2008, ISBN 978-3-527-32034-9 . 
  • Юань Се, Джейсон Конг, Сачин Сапатнекар: Проектирование трехмерных интегральных схем: Eda, Design And Microarchitectures , Издатель: Springer, ISBN 1-4419-0783-1 , ISBN 978-1-4419-0783-7 , 978-1441907837, Дата публикации: декабрь 2009 г.  
  • Филип Гарроу, Мицумаса Коянаги, Питер Рамм: Справочник по трехмерной интеграции, Технология трехмерных процессов, том. 3, Wiley-VCH, Weinheim 2014, ISBN 978-3-527-33466-7 . 
  • Пол Д. Франзон, Эрик Ян Мариниссен, Муханнад С. Бакир, Филип Гарроу, Мицумаса Коянаги, Питер Рамм: Справочник по трехмерной интеграции: «Проектирование, тестирование и тепловое управление трехмерных интегральных схем», Vol. 4, Wiley-VCH, Weinheim 2019, ISBN 978-3-527-33855-9 . 

Внешние ссылки [ править ]

  • Евронимус (2007-05-02). «3D-интеграция: революция в дизайне» . Технологии реального мира . Проверено 15 мая 2014 .
  • Полупроводники (2006). «Отображение прогресса в интеграции 3D IC» . Твердотельная технология . Проверено 15 мая 2014 .
  • Питер Рамм; и другие. (16 сентября 2010 г.). «Технология 3D-интеграции: состояние и разработка приложений». 2010 Труды ESSCIRC . IEEE. С. 9–16. DOI : 10.1109 / ESSCIRC.2010.5619857 . ЛВП : 11250/2463188 . ISBN 978-1-4244-6664-1. S2CID  1239311 .
  • Минцзе Линь; Аббас Эль Гамаль; И-Чан Лу и Саймон Вонг (22 февраля 2006 г.). «Преимущества производительности монолитно-составной 3D-FPGA (приглашено)». IEEE Transactions по автоматизированному проектированию интегральных схем и систем . Portal.acm.org. 26 (2): 113. DOI : 10,1145 / 1117201,1117219 . ISBN 978-1595932921. S2CID  7818893 .
  • «Совместный проект по механической аттестации нового поколения« упаковка на упаковке »(PoP) высокой плотности с технологией сквозной пресс-формы» . Проверено 15 мая 2014 .[ постоянная мертвая ссылка ]
  • «Достижения в пакетной масштабной упаковке микросхем (S-CSP), обеспечивает функциональность« система в пакете »для беспроводных и портативных приложений» . Проверено 15 мая 2014 .[ постоянная мертвая ссылка ]
  • Смит, Ли (6 июля 2010 г.). «Достижение третьего поколения от 3D-упаковки до 3D-архитектуры IC» . Future Fab International . Амкор Технологии . Проверено 15 мая 2014 .[ постоянная мертвая ссылка ]
  • «Факторы, влияющие на электромиграцию и пропускную способность по току межкомпонентных соединений Flip Chip и 3D IC» . Проверено 15 мая 2014 .[ постоянная мертвая ссылка ]
  • «Оценка процесса УФ-лазерной резки и ее надежности для различных конструкций пакетных масштабных пакетов» . Проверено 15 мая 2014 .[ постоянная мертвая ссылка ]
  • «Разработка PoP высокой плотности (пакет-на-пакет) и укладка пакетов» . Проверено 15 мая 2014 .[ постоянная мертвая ссылка ]
  • «Технология 3D Interconnect выходит на свет» . EDN. 2004. Архивировано из оригинала на 2008-12-03 . Проверено 22 января 2008 .
  • «Трехмерные SoC работают в будущее» . EE Design. 2003 . Проверено 15 мая 2014 .
  • «MagnaChip и Tezzaron образуют партнерство для создания 3D-чипов» . EE Times. 2004. Архивировано из оригинала на 2013-01-21.
  • «Матрица подготавливает 64-мегабайтную память с однократной записью» . EE Times. 2001. Архивировано из оригинала на 2008-05-15 . Проверено 15 мая 2014 .
  • «Samsung начинает массовое производство первой вертикальной 3D-флеш-памяти NAND, август 2013 года» . Electroiq.com. 2013-08-06. Архивировано из оригинала на 2013-08-18 . Проверено 15 мая 2014 .
  • «CEA Leti разместила монолитное 3D как технологию следующего поколения в качестве альтернативы масштабированию размеров, август 2013 года» . Electroiq.com. Архивировано из оригинала на 2013-08-19 . Проверено 15 мая 2014 .
  • «3D-интеграция: отчет о состоянии» . 2009. Архивировано из оригинала на 2013-01-22 . Проверено 21 января 2011 .
  • Дипак С. Секар и Цви Ор-Бах. «Монолитные 3D-ИС с монокристаллическими слоями кремния» (PDF) . Проверено 15 мая 2014 .
  • «К 2015 году мировой рынок 3D-чипов / 3D-интегральных схем достигнет 5,2 миллиарда долларов США» . PRWeb. 2010 . Проверено 15 мая 2014 .
  • «Samsung разрабатывает 30-нанометровую 32-гигабайтную« зеленую »память DDR3 для серверов нового поколения, используя технологию TSV Package Technology . Samsung.com. 2011 . Проверено 15 мая 2014 .
  • "Как могут объединиться трехмерные ИС?" . Semiconductor International. 2008. Архивировано из оригинала на 2010-03-04 . Проверено 11 июня 2009 .
  • «Трехмерные ИС решают парадокс межсоединений» . Semiconductor International. 2005. Архивировано из оригинала на 2008-02-12 . Проверено 22 января 2008 .
  • «Ziptronix, Raytheon Prove 3-D интеграция устройства КМОП 0,5 мкм» . Semiconductor International. 2007. Архивировано из оригинала на 2007-11-06 . Проверено 22 января 2008 .
  • Питер Рамм; Армин Клумпп; Йозеф Вебер; Мааике Такло (2010). «Трехмерные системы на кристалле для большего, чем системы Мура». Журнал микросистемных технологий . Springerlink.com. 16 (7): 1051–1055. DOI : 10.1007 / s00542-009-0976-1 . S2CID  55824967 .
  • Филип Гарроу, Джеймс Лу и Питер Рамм (2012). «Глава 15» . Трехмерная интеграция . Справочник по склеиванию пластин . Wiley-VCH . Проверено 15 мая 2014 .