600 нм процесса относится к уровню CMOS ( МОП - транзистор ) полупроводниковое изготовление технологического процесса , который был коммерциализированным вокруг 1990-1995 срок, ведущие полупроводниковые компании , таких как Mitsubishi Electric , Toshiba , NEC , Intel и IBM .
История
Устройство MOSFET с длиной канала NMOS 500 нм было изготовлено группой исследователей под руководством Роберта Х. Деннарда , Хва-Ниена Ю и Ф. Х. Гаенслена в Исследовательском центре IBM TJ Watson в 1974 году. [1] Устройство CMOS с длиной волны 500 нм. Длина канала NMOS и длина канала PMOS 900 нм были изготовлены Цунео Мано, Дж. Ямада, Джуничи Иноуэ и С. Накадзима в Nippon Telegraph and Telephone (NTT) в 1983 г. [2] [3]
КМОП-устройство с длиной канала 500 нм было изготовлено группой исследовательского центра IBM TJ Watson под руководством Хусейна И. Ханафи и Роберта Х. Деннарда в 1987 году. [4] Коммерческие чипы памяти КМОП 600 нм производились компаниями Mitsubishi Electric , Toshiba и NEC. в 1989 г. [5]
Продукты с производственным процессом 600 нм
- Mitsubishi Electric , Toshiba и NEC представили 16- мегабитные микросхемы памяти DRAM, изготовленные по 600- нм техпроцессу в 1989 году [5].
- NEC представила микросхему памяти EPROM на 16 Мбит , изготовленную с использованием этого процесса в 1990 году [5].
- Mitsubishi представила микросхему флэш-памяти на 16 Мбит , изготовленную с использованием этого процесса в 1991 году [5].
- Intel 80486DX4 CPU запущен в 1994 году был изготовлен с использованием этого процесса.
- IBM / Motorola PowerPC 601 , первый чип PowerPC, был произведен на 600 нм.
- Процессоры Intel Pentium с частотой 75 МГц, 90 МГц и 100 МГц также производились с использованием этого процесса.
Рекомендации
- ^ Деннард, Роберт Х .; Ю, Хва-Ниен; Gaensslen, FH; Rideout, VL; Bassous, E .; ЛеБлан, АР (октябрь 1974 г.). «Дизайн ионно-имплантированных МОП-транзисторов с очень маленькими физическими размерами» (PDF) . Журнал IEEE по твердотельным схемам . 9 (5): 256–268. Bibcode : 1974IJSSC ... 9..256D . CiteSeerX 10.1.1.334.2417 . DOI : 10.1109 / JSSC.1974.1050511 . S2CID 283984 .
- ^ Джеалоу, Джеффри Карл (10 августа 1990 г.). «Влияние технологии обработки на конструкцию усилителя чувствительности DRAM» (PDF) . CORE . Массачусетский технологический институт . С. 149–166 . Проверено 25 июня 2019 .
- ^ Мано, Цунео; Yamada, J .; Иноуэ, Джуничи; Накадзима, С. (1983). «Субмикронные схемы памяти СБИС». 1983 Международная конференция по твердотельным схемам IEEE. Сборник технических статей . XXVI : 234–235. DOI : 10.1109 / ISSCC.1983.1156549 . S2CID 42018248 .
- ^ Ханафи, Хусейн I .; Деннард, Роберт Х .; Haddad, Nadim F .; Таур, Юань; Вс, JYC; Родригес, доктор медицины (сентябрь 1987 г.). «Разработка и описание устройства КМОП 0,5 мкм» . ESSDERC '87: 17-я Европейская конференция по исследованиям твердотельных устройств : 91–94.
- ^ а б в г «Память» . STOL (Интернет-технологии полупроводников) . Проверено 25 июня 2019 .
Предшествующий 800 нм | CMOS производственные процессы | Преемник на 350 нм |