| Основная информация | |
|---|---|
| Запущен | 2012 г. |
| Разработано | ARM Holdings |
| Кеш | |
| Кэш L1 | 80 КБ (48 КБ I-кеша с контролем четности, 32 КБайт D-кеша с ECC) на каждое ядро |
| Кэш L2 | От 512 КБ до 2 МБ |
| Кэш L3 | никто |
| Архитектура и классификация | |
| Микроархитектура | ARMv8-A |
| Физические характеристики | |
| Ядра |
|
| Продукты, модели, варианты | |
| Кодовые названия продуктов |
|
| История | |
| Преемник | ARM Cortex-A72 |
ARM Cortex-А57 является микроархитектуры реализации ARMv8-A 64-разрядный набор команд , разработанный ARM Holdings . Cortex-A57 - это суперскалярный конвейер с нарушением порядка . [1] Он доступен как ядро SIP для лицензиатов, и его конструкция делает его подходящим для интеграции с другими ядрами SIP (например, GPU , контроллер дисплея , DSP , процессор изображений и т. Д.) В один кристалл, составляющий систему на кристалле (SoC ).
Обзор [ править ]
- Конвейерный процессор с глубоко вышедшим из строя , спекулятивным вопросом 3- сторонний суперскалярный конвейер выполнения
- Расширения DSP и NEON SIMD являются обязательными для каждого ядра
- Встроенный модуль с плавающей запятой VFPv4 (на ядро)
- Поддержка аппаратной виртуализации
- Кодирование набора инструкций Thumb-2 уменьшает размер 32-битных программ с небольшим влиянием на производительность.
- Расширения безопасности TrustZone
- Программа Trace Macrocell и CoreSight Design Kit для ненавязчивого отслеживания выполнения инструкций
- 32 КиБ данных (двухсторонняя ассоциативная установка) + 48 инструкций КиБ (трехсторонняя ассоциативная установка) кэш L1 на ядро
- Интегрированный контроллер кэш-памяти уровня 2 с низкой задержкой (16-канальный ассоциативный), 512 КБ, 1 МБ или 2 МБ настраиваемого размера на кластер
- Полностью ассоциативный буфер трансляции инструкций L1 на 48 записей (TLB) с встроенной поддержкой размеров страниц 4, 64 и 1 МБ
- 4-полосный ассоциативный блок L2 TLB с 1024 входами
- Двухуровневый динамический предсказатель с буфером цели перехода (BTB) для быстрого создания цели
- Статический предсказатель ветвления
- Косвенный предсказатель
- Возвратный стек
Чипсы [ править ]
В январе 2014 года AMD анонсировала Opteron A1100 . Предназначенный для серверов, A1100 имеет четыре или восемь ядер Cortex-A57, поддерживает до 128 ГиБ оперативной памяти DDR3 или DDR4 , восьмиканальный контроллер PCIe , восемь портов SATA (6 Гбит / с) и два порта 10 Gigabit Ethernet. . [2] Серия A1100 была выпущена в январе 2016 года с четырьмя и восьмиядерными версиями. [3] [4]
Первым предложением Qualcomm, которое было представлено для выборки в четвертом квартале 2014 года, был Snapdragon 810. [5] Он содержит четыре ядра Cortex-A57 и четыре ядра Cortex-A53 в конфигурации big.LITTLE .
Samsung также предоставляет SoC на базе Cortex-A57 , первой из которых является Exynos Octa 5433, которая была доступна для выборки с четвертого квартала 2014 года.
В марте 2015 года Nvidia выпустила SoC Tegra X1 с четырьмя ядрами A57, работающими на максимальной частоте 2 ГГц.
См. Также [ править ]
- ARM Cortex-A15 , предшественник
- ARM Cortex-A72 , преемник
- Сравнение ядер ARMv8-A семейства ARMv8
- Сравнение ядер ARMv7-A семейства ARMv7
Ссылки [ править ]
- ^ a b "Процессор Cortex-A57" . ARM Holdings . Проверено 2 февраля 2014 . CS1 maint: discouraged parameter (link)
- ↑ Ананд Лал Шимпи (28 января 2014 г.). «Это начинается: AMD объявляет о своем первом серверном SoC на базе ARM, 64-разрядном / 8-ядерном Opteron A1100» . Anandtech . Проверено 2 февраля 2014 . CS1 maint: discouraged parameter (link)
- ^ «Добро пожаловать в AMD - Процессоры - Графика и технологии - AMD» . Amd.com . Проверено 10 декабря 2018 . CS1 maint: discouraged parameter (link)
- ^ Valich, Тео (14 января 2016). «AMD наконец-то выпускает K12, процессор Opteron на базе ARM» . Vrworld.com . Проверено 10 декабря 2018 . CS1 maint: discouraged parameter (link)
- ^ «Процессоры Snapdragon 810» . Qualcomm . Проверено 18 февраля 2015 . CS1 maint: discouraged parameter (link)
Внешние ссылки [ править ]
- Официальный веб-сайт
- ARM Cortex-A57 Технические справочные руководства
