Динамическая проверка синхронизации относится к проверке того, что дизайн ASIC достаточно быстр для работы без ошибок с заданной тактовой частотой. Это достигается путем моделирования файлов проекта, используемых для синтеза проекта интегральной схемы (IC). Это контрастирует со статическим временным анализом , который преследует ту же цель, что и динамическая проверка временного интервала, за исключением того, что он не требует моделирования реальной функциональности ИС. [1]
Любители часто выполняют тип динамической проверки синхронизации, когда они превышают тактовую частоту процессоров в своих компьютерах, чтобы определить максимальную тактовую частоту, с которой они могут запустить процессор без ошибок. Это тип динамической проверки синхронизации, которая выполняется после изготовления кремния. В области проектирования ASIC, эта проверка синхронизации предпочтительно выполняется перед производством IC, чтобы убедиться, что IC работает в требуемых условиях перед массовым производством IC. [1]