Интегральная схема для конкретного приложения

Эта статья включает в себя список общих ссылок , но он остается в значительной степени непроверенным, поскольку в нем отсутствует достаточное количество соответствующих встроенных ссылок . Пожалуйста, помогите улучшить эту статью, добавив более точные цитаты. ( Октябрь 2015 г. ) ( Узнайте, как и когда удалить этот шаблон сообщения )

Лоток микросхем специализированных интегральных схем (ASIC)

Приложения специализированной интегральной схемы ( ASIC / eɪ с ɪ к / ) является интегральной схемой (ИС) настроены для конкретного использования, а не предназначены для использования общего назначения. Например, микросхема, предназначенная для работы в цифровом диктофоне или высокоэффективном майнере биткойнов, представляет собой ASIC. Микросхемы стандартных продуктов для конкретных приложений (ASSP) занимают промежуточное положение между ASIC и отраслевыми стандартными интегральными схемами, такими как серия 7400 или серия 4000 . ^[1] Чипы ASIC обычно изготавливаются с использованиемтехнология металл-оксид-полупроводник (МОП), как микросхемы МОП-интегральных схем . ^[2]

Поскольку размеры функций уменьшились, а инструменты проектирования улучшились с годами, максимальная сложность (и, следовательно, функциональность), возможная в ASIC, выросла с 5000 логических вентилей до более 100 миллионов. Современные ASIC часто включают в себя целые микропроцессоры , блоки памяти, включая ROM , RAM , EEPROM , флэш-память и другие большие строительные блоки. Такой ASIC часто называют SoC ( система на кристалле ). Разработчики цифровых ASIC часто используют язык описания оборудования (HDL), такой как Verilog или VHDL , для описания функциональности ASIC. ^[1]

Программируемые вентильные матрицы (FPGA) - это современная технология для создания макетов или прототипов из стандартных деталей; программируемые логические блоки и программируемые межсоединения позволяют использовать одну и ту же FPGA во многих различных приложениях. Для небольших проектов или меньших объемов производства FPGA могут быть более рентабельными, чем дизайн ASIC, даже в производстве. Стоимость единовременной разработки (NRE) ASIC может исчисляться миллионами долларов. Поэтому производители устройств обычно предпочитают FPGA для создания прототипов, а устройства с малым объемом производства и ASIC - для очень больших объемов производства, когда затраты на NRE могут быть амортизированы для многих устройств.

История [ править ]

Ранние ASIC использовали технологию вентильной матрицы . К 1967 году Ferranti и Interdesign производили первые биполярные вентильные матрицы. В 1967 году Fairchild Semiconductor представила семейство биполярных диодно-транзисторных логических схем (DTL) и транзисторно-транзисторных логических схем (TTL) семейства Micromatrix . ^[2]

Комплементарная технология металл-оксид-полупроводник (CMOS) открыла дверь к широкому коммерциализации матриц затворов. Первые вентильные матрицы КМОП были разработаны Робертом Липпом ^{[3] [4]} в 1974 году для International Microcircuits, Inc. (IMI). ^[2]

Стандартная технология ячеек металл-оксид-полупроводник (МОП) была представлена ​​компаниями Fairchild и Motorola под торговыми названиями Micromosaic и Polycell в 1970-х годах. Позднее эта технология была успешно коммерциализирована компаниями VLSI Technology (основана в 1979 г.) и LSI Logic (1981 г.). ^[2]

Успешное коммерческое применение схем вентильных матриц было найдено в недорогих 8-битных персональных компьютерах ZX81 и ZX Spectrum , представленных в 1981 и 1982 годах. Они использовались Sinclair Research (Великобритания) в основном как недорогие решения ввода-вывода. нацелен на обработку компьютерной графики .

Настройка производилась путем изменения металлической маски межблочного соединения. Массивы ворот имели сложность до нескольких тысяч ворот; это теперь называется среднеуровневой интеграцией . Более поздние версии стали более универсальными, с различными базовыми матрицами, адаптированными как для металлических, так и для поликремниевых слоев. Некоторые базовые матрицы также включают элементы оперативной памяти (RAM).

Стандартные конструкции ячеек [ править ]

В середине 1980-х разработчик выбирал производителя ASIC и реализовывал свой дизайн, используя инструменты проектирования, доступные от производителя. Хотя сторонние инструменты проектирования были доступны, не было эффективной связи от сторонних инструментов проектирования с топологией и фактическими характеристиками производительности полупроводниковых процессов различных производителей ASIC. Большинство дизайнеров использовали заводские инструменты для завершения реализации своих проектов. Решением этой проблемы, которое также привело к созданию устройства с гораздо большей плотностью, стало внедрение стандартных ячеек . ^[5] Каждый производитель ASIC может создавать функциональные блоки с известными электрическими характеристиками, такими как задержка распространения, емкость и индуктивность, которые также могут быть представлены в сторонних инструментах. Конструкция со стандартной ячейкой - это использование этих функциональных блоков для достижения очень высокой плотности затвора и хороших электрических характеристик. Дизайн со стандартными ячейками занимает промежуточное положение между § вентильным массивом и частично настраиваемым дизайном и § полностью настраиваемым дизайном с точки зрения его единовременных затрат на проектирование и периодических затрат на компоненты, а также производительности и скорости разработки (включая время выхода на рынок ).

К концу 1990-х годов стали доступны инструменты логического синтеза . Такие инструменты могут компилировать описания HDL в список соединений на уровне ворот . Интегральные схемы (ИС) со стандартными ячейками разрабатываются на следующих концептуальных этапах, называемых потоком проектирования электроники , хотя на практике эти этапы существенно перекрываются:

1. Разработка требований : группа инженеров-проектировщиков начинает с неформального понимания требуемых функций для новой ASIC, обычно получаемого на основе анализа требований .
2. Дизайн на уровне передачи регистров (RTL) : команда разработчиков создает описание ASIC для достижения этих целей, используя язык описания оборудования . Этот процесс похож на написание компьютерной программы на языке высокого уровня .
3. Функциональная проверка : пригодность для использования подтверждается функциональной проверкой. Это может включать такие методы, как логическое моделирование с помощью испытательных стендов , формальная проверка , эмуляция или создание и оценка эквивалентной чистоймодели программного обеспечения , как в Simics . Каждый метод проверки имеет преимущества и недостатки, и чаще всего для проверки ASIC используются несколько методов вместе. В отличие от большинства FPGA , ASIC не могут быть перепрограммированы после изготовления, поэтому не совсем правильные конструкции ASIC намного дороже, что увеличивает потребность в полнойтестовое покрытие .
4. Логический синтез : логический синтез преобразует дизайн RTL в большую коллекцию, называемую конструкциями нижнего уровня, называемыми стандартными ячейками. Эти конструкции взяты из библиотеки стандартных ячеек, состоящей из предварительно охарактеризованных наборов логических вентилей, выполняющих определенные функции. Стандартные ячейки обычно специфичны для планируемого производителя ASIC. Полученный набор стандартных ячеек и необходимых электрических соединений между ними называется списком соединений на уровне ворот .
5. Размещение : затем список соединений на уровне ворот обрабатывается с помощью инструмента размещения , который помещает стандартные ячейки в область кристалла интегральной схемы, представляющую окончательную ASIC. Инструмент размещения пытается найти оптимальное размещение стандартных ячеек с учетом множества заданных ограничений.
6. Маршрутизация : инструмент маршрутизации электроники принимает физическое размещение стандартных ячеек и использует список соединений для создания электрических соединений между ними. Поскольку пространство поиска велико, в результате этого процесса будет получено «достаточное», а не « глобально оптимальное » решение. На выходе получается файл, который можно использовать для создания набора фотошаблонов, позволяющих предприятию по производству полупроводников , обычно называемому «фабрикой» или «литейным цехом», производить физические интегральные схемы . Размещение и маршрутизация тесно взаимосвязаны и в электронном дизайне все вместе называются местом и маршрутом .
7. Подпись : Учитывая окончательную схему, извлечение схемы вычисляет паразитные сопротивления и емкости . В случае цифровой схемы это затем будет дополнительно преобразовано в информацию о задержке, по которой можно оценить характеристики схемы, обычно с помощью статического временного анализа . Этот и другие заключительные тесты, такие как проверка правил проектирования и анализ мощности, которые вместе называются подписанием , предназначены для обеспечения правильной работы устройства во всех экстремальных условиях процесса, напряжения и температуры. Когда это тестирование завершено, информация о фотомаске предоставляется дляизготовление чипов .

Эти шаги, реализованные с уровнем квалификации, обычным в отрасли, почти всегда приводят к созданию конечного устройства, которое правильно реализует исходную конструкцию, если только в процессе физического изготовления позже не появятся недостатки. ^[6]

Этапы проектирования, также называемые потоком проектирования , также являются общими для стандартного дизайна продукта. Существенная разница заключается в том, что при проектировании стандартных ячеек используются библиотеки ячеек производителя, которые потенциально использовались в сотнях других реализаций дизайна и, следовательно, имеют гораздо меньший риск, чем полностью индивидуальный дизайн. Стандартные ячейки обеспечивают экономичную плотность конструкции , а также могут эффективно интегрировать IP-ядра и статическую оперативную память (SRAM), в отличие от массивов вентилей.

Ворота-массив и полу-нестандартный дизайн [ править ]

Конструкция матрицы затворов - это метод производства, в котором предварительно определены диффузные слои, каждый из которых состоит из транзисторов и других активных устройств , а электронные пластины, содержащие такие устройства, «хранятся на складе» или не соединяются до стадии металлизации в процессе изготовления . Процесс физического проектирования определяет взаимосвязи этих уровней для конечного устройства. Для большинства производителей ASIC он состоит из двух-девяти металлических слоев, каждый из которых проходит перпендикулярно тому, что находится под ним. Единовременные инженерные расходы намного ниже, чем у полностью нестандартных дизайнов, поскольку фотолитографическиемаски требуются только для металлических слоев. Производственные циклы намного короче, поскольку металлизация - сравнительно быстрый процесс; тем самым ускоряя выход на рынок .

ASIC с вентильным массивом всегда являются компромиссом между быстрым дизайном и производительностью, поскольку отображение заданного дизайна на то, что производитель считает заводской пластиной, никогда не дает 100% использования схемы . Часто трудности с маршрутизацией межсоединения требуют миграции на массивное устройство большего размера с последующим увеличением стоимости отдельных частей. Эти трудности часто являются результатом программного обеспечения EDA для компоновки, используемого для разработки межсоединения.

Чистая логическая конструкция вентильной матрицы сегодня редко реализуется разработчиками схем, поскольку она почти полностью заменена программируемыми устройствами. Наиболее известными из таких устройств являются программируемые вентильные матрицы (FPGA), которые могут быть запрограммированы пользователем и, таким образом, предлагают минимальные затраты на инструменты, единовременное проектирование, лишь незначительно увеличенную стоимость детали и сопоставимую производительность.

Сегодня вентильные массивы превращаются в структурированные ASIC, которые состоят из большого IP-ядра, такого как ЦП , блоков цифрового сигнального процессора , периферийных устройств , стандартных интерфейсов , интегрированной памяти , SRAM и блока реконфигурируемой незафиксированной логики. Этот сдвиг в значительной степени связан с тем, что устройства ASIC способны интегрировать большие блоки системных функций, а системы на кристалле (SoC) требуют связующей логики , подсистем связи (например, сетей на кристалле ), периферийных устройств., и другие компоненты, а не только функциональные блоки и базовые соединения.

В их частом использовании в полевых условиях термины «вентильная матрица» и «полузаказной» являются синонимами при обращении к ASIC. Инженеры-технологи чаще используют термин «полу-заказной», тогда как «вентильная матрица» чаще используется разработчиками логики (или на уровне вентилей).

Полностью индивидуальный дизайн [ править ]

Напротив, полностью настраиваемый дизайн ASIC определяет все фотолитографические слои устройства. ^[5] Полностью индивидуальный дизайн используется как для проектирования ASIC, так и для стандартного дизайна продукта.

Преимущества полностью настраиваемой конструкции включают уменьшение площади (и, следовательно, повторяющиеся затраты на компоненты), повышение производительности , а также возможность интеграции аналоговых компонентов и других предварительно разработанных - и, таким образом, полностью проверенных - компонентов, таких как ядра микропроцессоров , которые образуют система на микросхеме .

К недостаткам полностью индивидуального проектирования можно отнести увеличенное время производства и проектирования, повышенные единовременные затраты на проектирование, большую сложность систем автоматизированного проектирования (САПР) и автоматизации электронного проектирования , а также гораздо более высокие требования к квалификации со стороны команда дизайнеров.

Однако для цифровых проектов библиотеки ячеек со "стандартными ячейками" вместе с современными системами САПР могут предложить значительные преимущества в производительности / стоимости с низким риском. Автоматизированные инструменты компоновки быстры и просты в использовании, а также предлагают возможность «вручную настраивать» или вручную оптимизировать любой аспект дизайна, ограничивающий производительность.

Это разработано с использованием основных логических вентилей, схем или макета специально для проекта.

Структурированный дизайн [ править ]

Структурированный дизайн ASIC (также называемый « платформенный дизайн ASIC ») - это относительно новая тенденция в полупроводниковой промышленности, что привело к некоторым вариациям в его определении. Тем не менее, основная предпосылка структурированной ASIC заключается в том, что время производственного цикла и время цикла проектирования сокращаются по сравнению с ASIC на основе ячеек за счет наличия заранее определенных металлических слоев (что сокращает время производства) и предварительной характеристики того, что находится на кремнии (что сокращает время цикла проектирования).

В определении «Основы встроенных систем» говорится, что: ^[7]

В «структурированной ASIC» уровни логической маски устройства предопределены поставщиком ASIC (или, в некоторых случаях, третьей стороной). Различия в дизайне и настройка достигаются за счет создания пользовательских металлических слоев, которые создают пользовательские связи между предопределенными логическими элементами нижнего уровня. Технология «структурированных ASIC» рассматривается как преодоление разрыва между программируемыми вентильными матрицами и конструкциями ASIC «со стандартной ячейкой». Поскольку только небольшое количество слоев микросхем должно производиться на заказ, конструкции «структурированных ASIC» имеют гораздо меньшие единовременные затраты (NRE), чем микросхемы «со стандартной ячейкой» или «полностью настраиваемые», для которых требуется полный набор масок. производиться для любого дизайна.

-  Основы встроенных систем

Это фактически то же определение, что и массив вентилей. Что отличает структурированную ASIC от матрицы затворов, так это то, что в матрице затворов заранее определенные металлические слои служат для ускорения производственного цикла. В структурированной ASIC заранее заданная металлизация используется в первую очередь для снижения стоимости наборов масок, а также для значительного сокращения времени цикла проектирования.

Например, в проекте на основе ячеек или вентильной матрицы пользователь часто должен сам проектировать структуры питания, тактовой частоты и тестирования. Напротив, они предопределены в большинстве структурированных ASIC и поэтому могут сэкономить время и деньги для разработчика по сравнению с проектами на основе вентильных матриц. Точно так же инструменты проектирования, используемые для структурированных ASIC, могут быть значительно дешевле и проще (быстрее) в использовании, чем инструменты на основе ячеек, потому что им не нужно выполнять все функции, которые выполняют инструменты на основе ячеек. В некоторых случаях поставщик структурированных ASIC требует использования настраиваемых инструментов для своего устройства (например, настраиваемый физический синтез), что также позволяет быстрее внедрить проект в производство.

Библиотеки ячеек, дизайн на основе IP, жесткие и программные макросы [ править ]

Библиотеки ячеек логических примитивов обычно предоставляются производителем устройства как часть службы. Хотя они не будут нести никаких дополнительных затрат, их выпуск будет подпадать под условия соглашения о неразглашении (NDA), и они будут рассматриваться производителем как интеллектуальная собственность. Обычно их физический дизайн предопределен, поэтому их можно назвать «жесткими макросами».

То, что большинство инженеров понимает под « интеллектуальной собственностью », - это IP-ядра , конструкции, приобретенные у третьих лиц в качестве подкомпонентов более крупной ASIC. Они могут быть предоставлены в форме языка описания оборудования (часто называемого «программным макросом») или в виде полностью маршрутизируемого дизайна, который может быть напечатан непосредственно на маске ASIC (часто называемый «жестким макросом»). Многие организации сейчас продают такие предварительно спроектированные ядра - процессоры, Ethernet, USB или телефонные интерфейсы - а в более крупных организациях может быть целый отдел или подразделение для производства ядер для остальной части организации. Компания ARM (Advanced RISC Machines) продает только IP-ядра, что делает ее производителем без фабрики..

Действительно, широкий спектр функций, доступных в настоящее время в структурированных ASIC-схемах, является результатом феноменального совершенствования электроники в конце 1990-х и начале 2000-х годов; поскольку для создания ядра требуется много времени и инвестиций, его повторное использование и дальнейшая разработка значительно сокращают время цикла продукта и создают более качественные продукты. Кроме того, организации по разработке оборудования с открытым исходным кодом, такие как OpenCores , собирают бесплатные IP-ядра, параллельно с движением программного обеспечения с открытым исходным кодом в разработке оборудования.

Мягкие макросы часто не зависят от процесса (т. Е. Их можно изготавливать в широком диапазоне производственных процессов и у разных производителей). Жесткие макросы ограничены процессом, и обычно необходимо приложить дополнительные усилия по проектированию для миграции (переноса) на другой процесс или другого производителя.

Многопроектные пластины [ править ]

Некоторые производители предлагают многопроектные пластины (MPW) как метод получения недорогих прототипов. Часто называемые шаттлами, эти MPW, состоящие из нескольких конструкций, курсируют через регулярные, запланированные промежутки времени на постоянной основе, обычно с очень небольшой ответственностью со стороны производителя. Контракт предусматривает сборку и упаковку нескольких устройств. Услуга обычно включает в себя предоставление базы данных физического дизайна (т. Е. Маскирующей информации или ленты генерации шаблонов (PG)). Производителя часто называют «кремниевым литейным заводом» из-за того, что он мало участвует в процессе.

Стандартный продукт для конкретного приложения [ править ]

Конкретного приложение Стандартный продукт или ASSP является интегральной схемой , которая реализует конкретную функцию , которая обращается к широкому рынку. В отличие от ASIC, которые объединяют набор функций и разрабатываются одним заказчиком или для одного клиента , ASSP доступны как готовые компоненты. ASSP используются во всех отраслях, от автомобилестроения до связи. ^{[ необходима цитата ]} Как правило, если вы можете найти дизайн в книге данных , то это, вероятно, не ASIC, но есть некоторые исключения. ^{[ требуется разъяснение ]}

Например, две микросхемы, которые могут рассматриваться или не считаться ASIC, - это микросхема контроллера для ПК и микросхема для модема . Оба этих примера относятся к конкретному приложению (что типично для ASIC), но продаются множеству различных поставщиков систем (что типично для стандартных компонентов). Такие ASIC иногда называют стандартными продуктами для конкретных приложений (ASSP).

Примерами ASSP являются микросхема кодирования / декодирования, автономная микросхема интерфейса USB и т. Д.

IEEE издавал журнал ASSP ^[8], который в 1990 году был переименован в IEEE Signal Processing Magazine.

См. Также [ править ]

Ссылки [ править ]

Источники [ править ]

• Барр, Кейт (2007). Разработка ASIC в кремниевой песочнице: полное руководство по созданию интегральных схем со смешанными сигналами . McGraw Hill Professional. ISBN 978-0-07-148161-8.
• Энтони Катальдо (26 марта 2002 г.). «Xilinx стремится облегчить путь к пользовательским ПЛИС» . EE Times . CMP Media, LLC.
• «Xilinx представляет ПЛИС EasyPath следующего поколения по цене ниже структурированных ASIC» . ИТ-монитор EDP Weekly . Millin Publishing, Inc. 18 октября 2004 г.
• Гольшан, К. (2007). Основы физического дизайна: перспектива реализации дизайна ASIC . Нью-Йорк: Спрингер. ISBN 978-0-387-36642-5.

Внешние ссылки [ править ]

• СМИ, связанные с интегральными схемами для конкретных приложений, на Викискладе?