Из Википедии, бесплатной энциклопедии
  (Перенаправлено с уровня электронной системы )
Перейти к навигации Перейти к поиску

Проектирование и проверка уровня электронных систем (ESL) - это методология электронного проектирования, ориентированная на проблемы более высокого уровня абстракции. Термин « Уровень электронной системы» или « Дизайн ESL» был впервые определен Gartner Dataquest , фирмой , занимающейся EDA-анализом отрасли, 1 февраля 2001 г. [1] В ESL Design and Verification [2] он определяется как «использование соответствующих абстракции, чтобы улучшить понимание системы и повысить вероятность успешного внедрения функциональности рентабельным способом ».

Основная предпосылка состоит в том, чтобы смоделировать поведение всей системы, используя язык высокого уровня, такой как C , C ++ , или используя графические инструменты проектирования, основанные на модели. Появляются новые языки, которые позволяют создавать модели на более высоком уровне абстракции, включая языки проектирования систем общего назначения, такие как SysML, а также те, которые являются специфическими для проектирования встроенных систем, например SMDL и SSDL. Быструю и поэтапную реализацию системы можно автоматизировать с помощью инструментов EDA , таких как высокоуровневый синтез и встроенные программные инструменты, хотя сегодня большая часть этого выполняется вручную. ESL также можно выполнить с помощью SystemC.как абстрактный язык моделирования .

ESL - это устоявшийся подход во многих ведущих мировых компаниях по разработке систем на кристалле (SoC), который все чаще используется при проектировании систем . [3] От своего зарождения как методологии моделирования алгоритмов без «связи с реализацией», ESL превратился в набор дополнительных методологий, которые позволяют проектировать, верификацию и отладку встроенных систем, вплоть до аппаратной и программной реализации пользовательской SoC , системы. -на- FPGA , системная плата и целые многоплатные системы.

Дизайн и проверка - две отдельные дисциплины в рамках этой методологии. Некоторые практики заключаются в разделении этих двух элементов, в то время как другие выступают за более тесную интеграцию между проектированием и верификацией. [4]

Дизайн [ править ]

Будь то ESL или другие системы, проектирование относится к «параллельному проектированию аппаратных и программных частей электронного продукта». [5]

Инструменты [ править ]

Существуют различные типы инструментов EDA, используемых для разработки ESL. Ключевым компонентом является виртуальная платформа, которая по сути является симулятором. Виртуальная платформа обычно поддерживает моделирование на уровне транзакций (TLM), когда операции одного компонента над другим моделируются с помощью простого вызова метода между объектами, моделирующими каждый компонент. Эта абстракция дает значительное ускорение по сравнению с точным моделированием цикла, поскольку тысячи событий сетевого уровня в реальной системе могут быть представлены простой передачей указателя, например, для моделирования того, что пакет Ethernet был получен, часто используется SystemC.

Другие инструменты поддерживают импорт и экспорт или взаимодействие с компонентами, смоделированными на других уровнях абстракции. Например, компонент RTL можно преобразовать в модель SystemC с помощью VtoC [6] или Verilator. А синтез высокого уровня можно использовать для преобразования C-моделей компонента в реализацию RTL.

Подтверждение [ править ]

При проектировании и проверке ESL проверочное тестирование используется для подтверждения целостности конструкции системы или устройства. Могут применяться многочисленные методы проверки; эти методы испытаний обычно модифицируются или настраиваются, чтобы лучше приспособиться к тестируемой системе или устройству. Общие методы проверки ESL включают, но не ограничиваются: [7]

  • Модульная архитектура
  • Ограниченная генерация случайных стимулов
  • Внедрение ошибок
  • Полные среды моделирования

Верификация часто предоставляется разработчиком системы / устройства, но во многих случаях требуется дополнительная независимая верификация.

Проблемы и критика [ править ]

Были высказаны некоторые критические замечания по поводу дизайна и проверки ESL. К ним относятся слишком большое внимание к языкам на основе C и проблемы с представлением параллельных процессов. [8] Также можно утверждать, что проектирование и верификация ESL - это подмножество верификации и валидации .

См. Также [ править ]

  • Синтез высокого уровня
  • Проверка на высоком уровне
  • Автоматизация электронного проектирования
  • Платформенный дизайн
  • Дизайн интегральной схемы
  • Уровень регистрации-передачи
  • Язык спецификации свойств
  • Виртуальное прототипирование
  • SystemC
  • SystemC AMS
  • Системная инженерия
  • SystemVerilog
  • Моделирование на уровне транзакций (TLM)

Ссылки [ править ]

  1. ^ Информация и результаты для проекта «Системный уровень» заслуживают более пристального внимания: сложность сегодняшних проектов требует системного уровня. Однако разработка инструментов EDA отстает от потребностей компаний, производящих полупроводники и системы, и инструменты EDA должны обеспечивать поддержку. (Cover Story) '| AccessMyLibrary - Содействие защите интересов библиотек . AccessMyLibrary. Проверено 10 августа 2013.
  2. ^ Брайан Бейли, Грант Мартин и Эндрю Пизиали, ESL Design and Verification: A Prescription for Electronic System Level Methodology . Морган Кауфманн / Elsevier , 2007.
  3. ↑ Адамов, Александр (2007). «Модели уровня электронной системы для функциональной проверки системы на кристалле». 2007 9-я Международная конференция - Опыт проектирования и применения САПР в микроэлектронике . САПР в микроэлектронике. С. 348–350. DOI : 10,1109 / CADSM.2007.4297576 .
  4. ^ Моретти, Гейб. «Дизайн и проверка нуждаются в более тесной взаимосвязи» . Chip Design Mag .
  5. ^ Перье, Винсент. «Взгляд изнутри дизайн уровня электронных систем (ESL)» .
  6. ^ Стой, Уильям. «Использование VTOC для параллельной разработки больших SoC: практический пример» (PDF) .
  7. ^ «Независимая проверка» . Дизайн и проверка новой волны .
  8. ^ "Объяснение ESL" . Национальные инструменты .

Дальнейшее чтение [ править ]

  • Элис С. Паркер; Йосеф Тират-Гефен; Сухрид А. Вадекар (2007). «Дизайн на системном уровне». В Вай-Кай Чен (ред.). Справочник СБИС (2-е изд.). CRC Press. ISBN 978-0-8493-4199-1. Глава 76.
  • Брайан Бейли; Грант Мартин (2010). Модели ESL и их применение: проектирование и проверка уровня электронных систем на практике . Springer. ISBN 978-1-4419-0964-0.
  • Фрэнк Рогин; Рольф Дрекслер (2010). Отладка на уровне электронной системы . Springer. ISBN 978-90-481-9254-0.
  • Лиминг Сю (2007). Демистификация методологии проектирования схем СБИС: концептуальная таксономия . Wiley-IEEE. ISBN 978-0-470-12742-1.