Из Википедии, бесплатной энциклопедии
  (Перенаправлено с архитектуры Intel Itanium )
Перейти к навигации Перейти к поиску
Не путать с x86-64 .
Архитектура Intel Itanium
ДизайнерHP и Intel
Биты64-битный
Введено2001 г.
ДизайнЭПИЧЕСКИЙ
ТипЗарегистрироваться-Зарегистрироваться
КодированиеФиксированный
РазветвлениеРегистр условий
Порядок байтовПо выбору
Регистры
Общее назначение128 (64 бита плюс 1 бит прерывания ; 32 статические, 96 используют окна регистров ); 64 1-битных регистра предикатов
Плавающая точка128
Архитектура Intel Itanium

IA-64 ( архитектура Intel Itanium ) - это архитектура набора команд (ISA) семейства 64-разрядных микропроцессоров Intel Itanium . Базовая спецификация ISA была разработана Hewlett-Packard. (HP), и был разработан, а затем реализован в новой процессорной микроархитектуре Intel при постоянном партнерстве и опыте HP в отношении основных концепций проектирования EPIC. Чтобы создать свою первую новую ISA за 20 лет и вывести на рынок совершенно новую линейку продуктов, Intel сделала огромные инвестиции в определение продукта, дизайн, инструменты разработки программного обеспечения, ОС, партнерские отношения в индустрии программного обеспечения и маркетинг. Чтобы поддержать эти усилия, Intel создала самую крупную команду дизайнеров в своей истории, а также новую маркетинговую и отраслевую команду, полностью независимую от x86. Первый процессор Itanium под кодовым названием Merced был выпущен в 2001 году.

Архитектура Itanium основана на явном параллелизме на уровне инструкций , при котором компилятор решает, какие инструкции выполнять параллельно. Это контрастирует с суперскалярными архитектурами, которые зависят от процессора для управления зависимостями инструкций во время выполнения. Во всех моделях Itanium, включая Tukwila , ядра выполняют до шести инструкций за такт .

В 2008 году Itanium была четвертой по популярности микропроцессорной архитектурой для систем корпоративного класса после x86-64 , Power ISA и SPARC . [1]

История [ править ]

Разработка: 1989–2000 гг. [ Править ]

В 1989 году HP начала беспокоиться о том, что архитектуры вычислений с сокращенным набором команд (RISC) приближались к пределу обработки в одну команду за цикл . Исследователи Intel и HP изучали варианты компьютерной архитектуры для будущих проектов и по отдельности начали исследовать новую концепцию, известную как очень длинное командное слово (VLIW) [2], появившуюся в результате исследования Йельского университета в начале 1980-х годов. [3] VLIW - это концепция компьютерной архитектуры (например, RISC и CISC), в которой одно командное слово содержит несколько инструкций, закодированных в одном очень длинном командном слове, чтобы облегчить процессору выполнение нескольких инструкций.в каждом такте. Типичные реализации VLIW в значительной степени полагаются на сложные компиляторы для определения во время компиляции, какие инструкции могут выполняться одновременно, и правильного планирования этих инструкций для выполнения, а также для помощи в прогнозировании направления операций ветвления. Ценность этого подхода состоит в том, чтобы выполнять более полезную работу за меньшее количество тактовых циклов и упростить планирование инструкций процессора и требования к оборудованию для прогнозирования ветвлений, со снижением сложности процессора, стоимости и энергопотребления в обмен на более быстрое выполнение.

Производство [ править ]

В это время HP начала полагать, что разработка собственных микропроцессоров для отдельных корпоративных системных компаний, таких как она сама, перестала быть рентабельной. Intel также изучала несколько архитектурных вариантов выхода за рамки x86 ISA для удовлетворения требований к высокопроизводительным корпоративным серверам и высокопроизводительным вычислениям (HPC). Таким образом, в 1994 году Intel и HP объединились для разработки IA-64 ISA, используя вариант концепции дизайна VLIW, который Intel назвал явно параллельным вычислением инструкций.(ЭПИЧЕСКИЙ). Цель Intel состояла в том, чтобы использовать опыт, накопленный HP в ходе их ранней работы с VLIW, наряду с их собственным, для разработки серийной линейки продуктов, ориентированной на высокопроизводительные серверы корпоративного класса и системы высокопроизводительных вычислений (HPC), которые можно было бы продавать всем производителям оригинального оборудования. (OEM-производители), в то время как HP хотела иметь возможность приобретать готовые процессоры, созданные с использованием технологий массового производства Intel и передовых технологических процессов, которые были бы более производительными и более экономичными, чем их текущие процессоры PA-RISC. Поскольку конечные продукты будут принадлежать Intel (HP будет одним из многих клиентов), и для достижения объемов, необходимых для успешной линейки продуктов, продукты Itanium потребуются для удовлетворения потребностей более широкой клиентской базы и программных приложений, ОС ,и инструменты разработки будут доступны для этих клиентов. Для этого требовалось, чтобы продукты Itanium были спроектированы, задокументированы и изготовлены, а качество и поддержка соответствовали остальным продуктам Intel. Таким образом, Intel взяла на себя ведущую роль в проектировании микроархитектуры, производстве (упаковка, тестирование и все другие этапы), внедрении отраслевого программного обеспечения и операционных систем (Linux и Windows NT) и маркетинге. В рамках процесса определения и маркетинга Intel они привлекли широкий спектр корпоративных OEM-производителей, поставщиков программного обеспечения и ОС, а также конечных клиентов, чтобы понять их требования и убедиться, что они отражены в семействе продуктов, чтобы удовлетворить потребности широкий круг клиентов и конечных пользователей. HP внесла существенный вклад в определение ISA, микроархитектуру Merced / Itanium и Itanium 2,но ответственность за производство лежала на Intel. Первоначальной целью выпуска первого продукта семейства Itanium (кодовое название Merced) был 1998 год.[2]

Маркетинг [ править ]

Усилия Intel по маркетингу продукции и взаимодействию с отраслью были значительными и позволили добиться успехов в дизайне у большинства OEM-производителей корпоративных серверов, в том числе на базе процессоров RISC в то время, отраслевые аналитики предсказывали, что IA-64 будет доминировать в серверах, рабочих станциях и настольных ПК высокого класса. и, в конечном итоге, вытеснить RISC и архитектуры вычислений со сложным набором команд (CISC) для всех приложений общего назначения. [4] [5] Compaq и Silicon Graphics решили отказаться от дальнейшей разработки архитектур Alpha и MIPS соответственно в пользу перехода на IA-64. [6]

К 1997 году стало очевидно, что архитектуру IA-64 и компилятор реализовать гораздо сложнее, чем предполагалось изначально, и поставки Itanium начали замедляться. [7] Поскольку Itanium был первым в истории процессором EPIC, при разработке возникло больше непредвиденных проблем, чем привыкла команда. Кроме того, концепция EPIC зависит от возможностей компилятора, которые ранее не использовались, поэтому потребовались дополнительные исследования. [8]

Несколько групп разработали операционные системы для этой архитектуры, включая Microsoft Windows и Unix и Unix-подобные системы, такие как Linux , HP-UX , FreeBSD , Solaris , [9] [10] [11] Tru64 UNIX , [6] и Monterey / 64. [12] (последние три были отменены до выхода на рынок). В 1999 году Intel возглавила формирование отраслевого консорциума с открытым исходным кодом для переноса Linux на IA-64, который они назвали «Trillium» (а позже переименовали в «Trillian» из-за проблемы с товарным знаком), который возглавил Intel и включал Caldera Systems ,CERN , Cygnus Solutions , Hewlett-Packard, IBM, Red Hat , SGI , SuSE , TurboLinux и VA Linux Systems . В результате рабочая версия IA-64 Linux была доставлена ​​с опережением графика и стала первой ОС, работающей на новых процессорах Itanium.

Intel объявила официальное название процессора, Itanium , 4 октября 1999 года. [13] В течение нескольких часов название Itanic было придумано в группе новостей Usenet как игра слов над названием Titanic , «непотопляемого» океанского лайнера, который затонул. его первое плавание в 1912 году. [14]

Itanium (Мерсед): 2001 [ править ]

Itanium (Мерсед)
Процессор Itanium
Общая информация
ЗапущенИюнь 2001 г.
Снято с производстваИюнь 2002 г.
Общий производитель (и)
  • Intel
Спектакль
Максимум. Тактовая частота процессора От 733 МГц до 800 МГц
Скорость FSB266 МТ / с
Кеш
Кэш L296 КБ
Кэш L32 или 4 МБ
Архитектура и классификация
Набор инструкцийItanium
Физические характеристики
Ядра
  • 1
Розетки)
  • PAC418
Продукты, модели, варианты
Основное имя (я)
  • Мерсед

К моменту выпуска Itanium в июне 2001 года его производительность не превосходила конкурирующие процессоры RISC и CISC. [15]

Осознавая, что отсутствие программного обеспечения может стать серьезной проблемой для будущего, Intel предоставила тысячи этих ранних систем независимым поставщикам программного обеспечения (ISV), чтобы стимулировать разработку. Год спустя HP и Intel выпустили на рынок процессор Itanium 2 следующего поколения.

Itanium 2: 2002–2010 [ править ]

Itanium 2 (McKinley)
Процессор Itanium 2
Общая информация
Запущен2002 г.
Снято с производстванастоящее время
РазработаноIntel
Общий производитель (и)
  • Intel
Спектакль
Максимум. Тактовая частота процессора От 733 МГц до 2,66 ГГц
Кеш
Кэш L2256 КБ на Itanium2
256 КБ (D) + 1 МБ (I) или 512 КБ (I) на (Itanium2 серии 9x00)
Кэш L31,5–32 МБ
Архитектура и классификация
Набор инструкцийItanium
Физические характеристики
Ядра
  • 1, 2, 4 или 8
Розетки)
  • PAC611
  • LGA1248 (FC-LGA6) ( серия Itanium 9300 )
Продукты, модели, варианты
Основное имя (я)
  • Маккинли
  • Мэдисон
  • Хондо
  • Deerfield
  • Монтесито
  • Montvale
  • Туквила
  • Поулсон
Itanium 2 в 2003 году

Процессор Itanium 2 был выпущен в 2002 году. Он избавил от многих проблем с производительностью исходного процессора Itanium, которые в основном были вызваны неэффективной подсистемой памяти.

В 2003 году AMD выпустила Opteron , в котором реализована собственная 64-битная архитектура ( x86-64 ). Opteron быстро завоевал популярность на рынке корпоративных серверов, поскольку предлагал простой переход с x86 . В ответ Intel внедрила x86-64 (как Em64t ) в свои микропроцессоры Xeon в 2004 году [6].

В ноябре 2005 года основные производители серверов Itanium объединились с Intel и рядом поставщиков программного обеспечения, чтобы сформировать Itanium Solutions Alliance, чтобы продвигать архитектуру и ускорять перенос программного обеспечения. [16]

В 2006 году Intel представила Montecito (продается как серия Itanium 2 9000 ), двухъядерный процессор, который примерно вдвое повысил производительность и снизил потребление энергии примерно на 20 процентов. [17]

Itanium 9300 (Tukwila): 2010 г. [ править ]

Основная статья: Tukwila (процессор)

Процессор Itanium серии 9300 под кодовым названием Tukwila был выпущен 8 февраля 2010 года с большей производительностью и объемом памяти. [18] Изначально Tukwila планировалось выпустить в 2007 году. [19]

Устройство использует техпроцесс 65 нм, включает от двух до четырех ядер, кэш-память объемом до 24  МБ , технологию Hyper-Threading и встроенные контроллеры памяти. В нем реализована коррекция данных двойного устройства (DDDC), которая помогает исправлять ошибки памяти. Tukwila также реализует Intel QuickPath Interconnect (QPI) для замены архитектуры на базе шины Itanium. Он имеет пиковую межпроцессорную пропускную способность 96 ГБ / с и пиковую пропускную способность памяти 34 ГБ / с. Благодаря QuickPath процессор имеет встроенные контроллеры памяти и напрямую взаимодействует с памятью, используя интерфейсы QPI для прямого подключения к другим процессорам и концентраторам ввода-вывода. QuickPath также используется на процессорах Intel, использующих Nehalemмикроархитектура, что делает вероятным, что Tukwila и Nehalem смогут использовать одни и те же чипсеты. [20] Tukwila включает в себя четыре контроллера памяти, каждый из которых поддерживает несколько модулей DDR3 DIMM через отдельный контроллер памяти, [21] во многом аналогично процессору Xeon на базе Nehalem с кодовым названием Beckton . [22]

Itanium 9500 (Poulson): 2012 [ править ]

Процессор серии Itanium 9500 под кодовым названием Poulson является последующим процессором для Tukwila, имеет восемь ядер, имеет 12-ядерную архитектуру, усовершенствованную многопоточность и новые инструкции для использования преимуществ параллелизма, особенно в виртуализации. [20] [23] [24] Размер кэша Poulson L3 составляет 32 МБ. L2 размер кэша 6 МБ, 512 я  Кб , 256 Кб D на ядро. [25] Размер матрицы составляет 544 мм², что меньше, чем у его предшественницы Tukwila (698,75 мм²). [26] [27]

На ISSCC 2011 Intel представила доклад под названием «Процессор Itanium шириной 32 нм, 3,1 миллиарда транзисторов, шириной 12 дюймов для критически важных серверов». [25] [28] Учитывая историю раскрытия корпорацией Intel подробностей о микропроцессорах Itanium на ISSCC, эта статья, скорее всего, относится к Поулсону. Аналитик Дэвид Кантер предполагает, что Поулсон будет использовать новую микроархитектуру с более продвинутой формой многопоточности, которая использует до двух потоков, чтобы повысить производительность для однопоточных и многопоточных рабочих нагрузок. [29] На конференции Hotchips была опубликована некоторая новая информация . [30] [31] В новой информации представлены улучшения в многопоточности, улучшения отказоустойчивости (RAS воспроизведения инструкций) и несколько новых инструкций (приоритет потока, целочисленная инструкция, предварительная выборка из кеша, подсказки для доступа к данным).

Itanium 9700 (Kittson): 2017 [ править ]

Kittson такой же, как и 9500 Poulson, но с более высокой тактовой частотой. [32]

Конец жизни: 2021 г. [ править ]

В январе 2019 года Intel объявила о прекращении производства Kittson с датой последнего заказа в январе 2020 года и последней датой отгрузки в июле 2021 года. [32] [33]

Планируемого преемника нет.

Архитектура [ править ]

Для архитектуры AMD64 и Intel64 см. X86-64 .

Intel подробно документировала набор команд Itanium [34], а техническая пресса предоставила обзоры. [4] [7] За свою историю архитектура несколько раз переименовывалась. Первоначально HP назвала это PA-WideWord . Позже Intel назвала его IA-64 , затем Itanium Processor Architecture (IPA) [35], прежде чем остановиться на архитектуре Intel Itanium , но она по-прежнему широко известна как IA-64 .

Это 64-битная явно параллельная архитектура с большим количеством регистров. Базовое слово данных - 64 бита, с байтовой адресацией. Логический адрес пространство 2 64 байт. Архитектура реализует предсказание , предположение и предсказание переходов . Он использует окно регистров переменного размера для передачи параметров. Тот же механизм также используется для параллельного выполнения циклов. Предположение, предсказание, предсказание и переименование находятся под контролем компилятора: каждое командное слово включает в себя дополнительные биты для этого. Такой подход - отличительная черта архитектуры.

В архитектуре реализовано большое количество регистров: [36] [37] [38]

  • 128 общих целочисленных регистров , которые являются 64-битными плюс один бит ловушки («NaT», что означает «ничего»), используемых для спекулятивного выполнения . 32 из них являются статическими, остальные 96 сгруппированы с использованием окон регистров переменного размера или вращаются для конвейерных циклов. всегда читает 0.gr0
  • 128 регистров с плавающей запятой . Регистры с плавающей запятой имеют длину 82 бита, чтобы сохранить точность промежуточных результатов. Вместо выделенного бита ловушки «NaT», такого как целочисленные регистры, регистры с плавающей запятой имеют значение ловушки, называемое «NaTVal» («Неважное значение»), подобное (но отличное от) NaN . Они также имеют 32 статических регистра и 96 оконных или вращающихся регистров. всегда читает +0.0 и всегда читает +1.0.fr0fr1
  • 64 однобитных регистра предиката. Они также имеют 32 статических регистра и 96 оконных или вращающихся регистров. всегда читается как 1 (истина).pr0
  • 8 регистров переходов, для адресов непрямых переходов. устанавливается на адрес возврата, когда функция вызывается с помощью .br0br.call
  • 128 регистров специального назначения (или «приложений»), которые в основном представляют интерес для ядра, а не для обычных приложений. Например, один вызываемый регистр bspуказывает на второй стек, в котором оборудование автоматически сбрасывает регистры, когда окно регистров завершается.

Каждое 128-битное командное слово называется связкой и содержит три слота, каждый из которых содержит 41-битную инструкцию , плюс 5-битный шаблон, указывающий, какой тип команды находится в каждом слоте. Этими типами являются M-блок (инструкции памяти), I-блок (целочисленное ALU, целое число, не являющееся ALU, или длинные немедленные расширенные инструкции), F-блок (инструкции с плавающей запятой) или B-блок (ветвь или расширенная длинная ветвь. инструкции). Шаблон также кодирует остановки, которые указывают на существование зависимости данных между данными до и после остановки. Все инструкции между парой остановок составляют группу инструкций.независимо от их комплектации и должны быть свободны от многих типов зависимостей данных; это знание позволяет процессору выполнять инструкции параллельно, не выполняя собственный сложный анализ данных, поскольку этот анализ уже был выполнен, когда инструкции были написаны.

В каждом слоте все инструкции, кроме нескольких, предикированы, определяя регистр предиката, значение которого (истина или ложь) будет определять, будет ли выполнена инструкция. Предсказанные инструкции, которые всегда должны выполняться, основаны на том , что всегда читается как истинное.pr0

Язык ассемблера IA-64 и формат инструкций были специально разработаны для написания в основном компиляторами, а не людьми. Инструкции должны быть сгруппированы в пакеты по три, чтобы убедиться, что три инструкции соответствуют разрешенному шаблону. Инструкции должны выдавать остановки между определенными типами зависимостей данных, и остановки также могут использоваться только в ограниченных местах в соответствии с разрешенными шаблонами.

Выполнение инструкции [ править ]

Механизм выборки может считывать до двух пакетов за такт из кеша L1 в конвейер. Когда компилятор может максимально использовать это преимущество, процессор может выполнять шесть инструкций за такт. Процессор имеет тридцать функциональных исполнительных блоков в одиннадцати группах. Каждый модуль может выполнять конкретное подмножество набора команд , и каждый модуль выполняется со скоростью одна инструкция за цикл, если выполнение не останавливается в ожидании данных. Хотя не все блоки в группе выполняют идентичные подмножества набора команд, общие инструкции могут выполняться в нескольких блоках.

Группы исполнительных единиц включают:

  • Шесть универсальных ALU, два целочисленных блока, один блок смены
  • Четыре блока кеширования данных
  • Шесть мультимедийных устройств, две параллельные смены, одно параллельное умножение, один подсчет населения
  • Два 82-битных блока умножения-накопления с плавающей запятой , два модуля умножения-накопления с плавающей запятой SIMD (по две 32-битных операции) [39]
  • Три филиала

В идеале компилятор может часто группировать инструкции в наборы из шести, которые могут выполняться одновременно. Поскольку блоки с плавающей запятой реализуют операцию умножения-накопления , одна инструкция с плавающей запятой может выполнять работу двух инструкций, когда приложению требуется умножение с последующим сложением: это очень распространено в научной обработке. Когда это происходит, процессор может выполнить четыре FLOP за цикл. Так , например, 800 МГц Itanium был теоретический рейтинг 3.2 G FLOPS и самый быстрый Itanium 2, на 1,67 ГГц, был оценен в 6,67 GFLOPS.

На практике процессор часто может использоваться недостаточно, и не все слоты заполнены полезными инструкциями из-за, например, зависимостей данных или ограничений в доступных шаблонах пакетов. Максимально возможный код требует 42,6 бита на инструкцию по сравнению с 32 битами на инструкцию на традиционных процессорах RISC того времени, а отсутствие операций из-за потраченных впустую слотов еще больше снижает плотность кода. Дополнительные инструкции для предполагаемой загрузки и подсказки для ветвей и кеша сложно оптимально сгенерировать даже с помощью современных компиляторов.

Архитектура памяти [ править ]

С 2002 по 2006 годы процессоры Itanium 2 имели общую иерархию кеш-памяти. У них было 16 КБ кэша инструкций уровня 1 и 16 КБ кэша данных уровня 1. Кэш L2 был унифицирован (как для инструкций, так и для данных) и составляет 256 КБ. Кэш-память 3-го уровня также была унифицирована и варьировалась по размеру от 1,5 МБ до 24 МБ. Кэш L2 размером 256 КБ содержит достаточную логику для обработки семафорных операций без нарушения работы основного арифметико-логического устройства (ALU).

Доступ к оперативной памяти осуществляется через шину на внешнем чипсете . Первоначально автобус Itanium 2 назывался McKinley, но теперь его обычно называют автобусом Itanium. Скорость шины постоянно увеличивалась с выпуском новых процессоров. Шина передает 2 × 128 битов за такт, поэтому шина McKinley 200 МГц передает 6,4 ГБ / с, а шина Montecito 533 МГц передает 17,056 ГБ / с [40]

Архитектурные изменения [ править ]

«Intel VT-i» перенаправляется сюда. Для расширений виртуализации x86 см. Intel VT-x .

Процессоры Itanium, выпущенные до 2006 года, имели аппаратную поддержку архитектуры IA-32, что позволяло поддерживать устаревшие серверные приложения, но производительность для кода IA-32 была намного хуже, чем для собственного кода, а также хуже, чем производительность современных процессоров x86. В 2005 году Intel разработала IA-32 Execution Layer (IA-32 EL), программный эмулятор, обеспечивающий лучшую производительность. Поэтому в Montecito Intel отказалась от аппаратной поддержки кода IA-32.

В 2006 году, с выпуском Montecito , Intel внесла ряд улучшений в базовую архитектуру процессора, в том числе: [41]

  • Аппаратная многопоточность: каждое ядро ​​процессора поддерживает контекст для двух потоков выполнения. Когда один поток останавливается во время доступа к памяти, другой поток может выполняться. Intel называет это «грубой многопоточностью», чтобы отличить ее от « технологии гиперпоточности », интегрированной Intel в некоторые микропроцессоры x86 и x86-64 .
  • Аппаратная поддержка виртуализации : Intel добавила технологию виртуализации Intel (Intel VT-i), которая обеспечивает аппаратную поддержку основных функций виртуализации. Виртуализация позволяет программному « гипервизору » одновременно запускать несколько экземпляров операционной системы на процессоре.
  • Улучшения кэша: Montecito добавил разделенный кэш L2, который включал выделенный кэш L2 объемом 1 МБ для инструкций. Исходный кэш L2 размером 256 КБ был преобразован в выделенный кэш данных. Montecito также включал до 12 МБ встроенной кэш-памяти третьего уровня.

См. Наборы микросхем ... Другие рынки .

См. Также [ править ]

  • Список микропроцессоров Intel Itanium

Ссылки [ править ]

  1. ^ Морган, Тимоти (27 мая 2008 г.). «В первом квартале Server Biz планирует обновление до X64» . ИТ-джунгли . Проверено 29 октября 2008 .
  2. ^ a b «Изобретая Itanium: как лаборатории HP помогли создать архитектуру микросхем нового поколения» . Лаборатория HP . Июнь 2001 . Проверено 23 марта 2007 .
  3. ^ Фишер, Джозеф А. (1983). «Архитектура с очень длинным командным словом и ELI-512». Материалы 10-го ежегодного международного симпозиума по компьютерной архитектуре . Международный симпозиум по компьютерной архитектуре. Нью-Йорк, Нью-Йорк, США: Ассоциация вычислительной техники (ACM). С. 140–150. DOI : 10.1145 / 800046.801649 . ISBN 0-89791-101-6.
  4. ^ a b Де Гелас, Йохан (2005-11-09). «Итаниум - есть ли свет в конце туннеля?» . AnandTech . Проверено 23 марта 2007 .
  5. ↑ Такахаши, декан (2008-05-08). «Выездное интервью: уходящий на пенсию председатель Intel Крейг Барретт о незавершенных делах отрасли» . VentureBeat . Проверено 17 мая 2009 .
  6. ^ a b c «Итаниум: поучительная история» . Технические новости на ZDNet . 2005-12-07. Архивировано из оригинала на 2008-02-09 . Проверено 1 ноября 2007 .
  7. ^ a b Шенкленд, Стивен (1999-07-08). «Чип Intel Merced может упасть и дальше» . CNET News . Проверено 16 октября 2008 .
  8. ^ "Микропроцессоры - VLIW, Прошлое" (PDF) . Нью-Йоркский университет . 2002-04-18 . Проверено 26 июня 2018 .
  9. ^ Виджаян, Jaikumar (1999-07-16). «ComputerWorld: Solaris для IA-64 выйдет этой осенью» . Linuxtoday . Проверено 16 октября 2008 .
  10. ^ Вулф, Александр (1999-09-02). «В настоящее время ведутся работы по созданию ядра-логики для Мерсед» . EE Times . Проверено 27 февраля 2016 года .
  11. ^ «Sun представляет Solaris Developer Kit для Intel для ускорения разработки приложений на Solaris; отмеченные наградами Sun Tools помогают независимым разработчикам программного обеспечения легко разрабатывать для Solaris на Intel сегодня» . Деловой провод . 1998-03-10. Архивировано из оригинала на 2004-09-20 . Проверено 16 октября 2008 .
  12. ^ «Чип следующего поколения проходит ключевой этап» . CNET News.com . 1999-09-17 . Проверено 1 ноября 2007 .
  13. ^ Канеллос, Майкл (1999-10-04). «Intel называет чип Merced Itanium» . CNET News.com . Проверено 30 апреля 2007 .
  14. ^ Финстад, Kraig (1999-10-04). "Re: Itanium" . Группа USENET comp.sys.mac.advocacy . Проверено 19 декабря 2013 .
  15. ^ Линли Гвеннап (2001-06-04). «Рассвет итальянской эры» . EE Times . Проверено 19 января 2020 .
  16. ^ "Альянс решений Itanium" . Веб-сайт ISA . Архивировано из оригинала на 2008-09-08 . Проверено 16 мая 2007 .
  17. ^ Никколай, Джеймс (2008-05-20). « „ Серверы Itanium Tukwila“в начале следующего года, Intel говорит» . ComputerWorld . Архивировано из оригинала на 2009-02-08 . Проверено 16 октября 2008 .
  18. ^ Новый Intel Itanium предлагает большую производительность и объем памяти , Автор: Джеффри Берт, 2010-02-08, eWeek
  19. ^ Мерритт, Рик (2005-03-02). «Intel готовит конкурента HyperTransport для процессоров Xeon и Itanium» . EE Times . Проверено 30 ноября 2018 .
  20. ^ a b Тан, Аарон (15.06.2007). «Intel обновляет линейку Itanium, добавляя « Kittson » » . ZDNet . Проверено 22 февраля 2021 года .
  21. ↑ Стоукс, Джон (05.02.2009). «Intel откладывает четырехъядерный процессор Itanium, чтобы увеличить объем памяти платформы» . Ars Technica . Проверено 5 февраля 2009 .
  22. Перейти ↑ Ng, Jansen (10 февраля 2009 г.). «Intel стремится к эффективности с помощью новой карты развития серверов» . DailyTech . Архивировано из оригинала на 2009-02-13 . Проверено 10 февраля 2009 .
  23. ^ «Поулсон: будущее серверов Itanium» . realworldtech.com. 2011-05-18 . Проверено 24 мая 2011 .
  24. ^ «Hot Chips Poulson Disclosure Factsheet» (PDF) . Пресс-релиз Intel . 2011-08-19. Архивировано из оригинального (PDF) 24 марта 2012 года . Проверено 19 августа 2011 .
  25. ^ a b Riedlinger, Reid J .; Бхатия, Рохит; Биро, Ларри; Боухилл, Билл; Фетцер, Эрик; Гроновски, Пол; Грутковский, Том (2011-02-24). «Процессор Itanium® шириной 32 нм, 3,1 миллиарда транзисторов, шириной 12 дюймов для критически важных серверов». 2011 IEEE International Твердотельные схемы конференции . С. 84–86. DOI : 10.1109 / ISSCC.2011.5746230 . ISBN 978-1-61284-303-2. S2CID  20112763 .
  26. ^ Мерритт, Рик (2010-11-23). «Исследователи вырезают ЦП из пластиковой фольги» . EE Times . Проверено 19 января 2020 .
  27. ↑ О'Брайен, Терренс (22.08.2011). «Intel говорит о Itanium следующего поколения: 32-нм, 8-ядерный Poulson» . Engadget . Проверено 19 января 2020 .
  28. ^ "ISSCC 2011" (PDF) . Архивировано из оригинального (PDF) на 2012-03-02 . Проверено 20 ноября 2011 .
  29. ^ Кантер, Дэвид (2010-11-17). «Подготовка к Tukwila: новое поколение процессоров Intel Itanium» . Real World Tech . Проверено 17 ноября 2010 .
  30. ^ «Обновление Itanium Poulson - больший параллелизм, воспроизведение новых инструкций и многое другое: узнайте подробности от Hotchips!» . 2011-08-19. Архивировано из оригинала на 2012-02-11 . Проверено 23 января 2012 .
  31. ^ «Обзор Intel Itanium Hotchips 2011 г.» . 2011-08-18 . Проверено 23 января 2012 .
  32. ^ a b Антон Шилов (31 января 2019 г.). «Intel прекращает выпуск процессоров Itanium 9700 'Kittson', последнего из процессоров Itanium» . AnandTech .
  33. ^ «Уведомление об изменении продукта» (PDF) . 30 января 2019.
  34. ^ "Руководство разработчика программного обеспечения архитектуры Intel Itanium" .
  35. ^ "Информационный бюллетень HPWorks" . Сентября 2001 года Архивировано из оригинала на 2008-11-20 . Проверено 24 января 2008 .
  36. ^ Chen, Raymond (2015-07-27). «Процессор Itanium, часть 1: Разогрев» . Проверено 31 октября 2018 .
  37. ^ Chen, Raymond (2015-07-28). «Процессор Itanium, часть 2: Кодирование инструкций, шаблоны и остановки» . Проверено 31 октября 2018 .
  38. ^ Chen, Raymond (2015-07-29). «Процессор Itanium, часть 3: Соглашение о вызовах Windows, как передаются параметры» . Проверено 31 октября 2018 .
  39. ^ Шарангпани, Суровый; Арора, Кен (2000). «Микроархитектура процессора Itanium». IEEE Micro . С. 38–39.
  40. ^ Катальдо, Энтони (2001-08-30). «Intel оснащает процессоры Itanium для более быстрой работы» . EE Times . Проверено 19 января 2020 .
  41. ^ "Объявление о продукте Intel" . Веб-сайт Intel . Архивировано из оригинала на 7 ноября 2007 года . Проверено 16 мая 2007 .

Внешние ссылки [ править ]

  • Домашняя страница Intel Itanium
  • Домашняя страница серверов Hewlett Packard Enterprise Integrity
  • Технические характеристики Intel Itanium
  • Некоторая недокументированная информация о микроархитектуре Itanium 2 на Wayback Machine (архивировано 23 февраля 2007 г.)
  • Руководство по IA-64, включая примеры кода
  • Документы Itanium в HP