В цифровых схемах , А логический уровень является одним из конечного числа состояний , что цифровой сигнал может населяет. Логические уровни обычно представлены разностью напряжений между сигналом и землей , хотя существуют и другие стандарты. Диапазон уровней напряжения, которые представляют каждое состояние, зависит от используемого логического семейства .
2-х уровневая логика [ править ]
В двоичной логике два уровня - это высокий и низкий логические уровни , которые обычно соответствуют двоичным числам 1 и 0 соответственно. Сигналы с одним из этих двух уровней могут использоваться в логической алгебре для проектирования или анализа цифровых схем.
Активное состояние [ править ]
Использование либо более высокого, либо более низкого уровня напряжения для представления любого логического состояния является произвольным. Два варианта - активный максимум и активный минимум . Состояния активный высокий и активный низкий могут быть смешаны по желанию: например, интегральная схема памяти только для чтения может иметь сигнал выбора микросхемы, который имеет низкий активный уровень, но биты данных и адреса обычно имеют высокий активный уровень. Иногда логическая схема упрощается, инвертируя выбор активного уровня (см . Законы Де Моргана ).
| Логический уровень | Активно-высокий сигнал | Активно-низкий сигнал |
|---|---|---|
| Логический высокий | 1 | 0 |
| Логический низкий | 0 | 1 |
Название сигнала активного низкого уровня исторически пишется с полосой над ним, чтобы отличить его от сигнала активного высокого уровня. Например, название Q , читаемое как «Q bar» или «Q not», представляет сигнал активного низкого уровня. Обычно используются следующие условные обозначения:
- полоса над ( Q )
- ведущая косая черта (/ Q)
- префикс или суффикс n в нижнем регистре (nQ или Q_n)
- завершающий # (Q #), или
- суффикс "_B" или "_L" (Q_B или Q_L). [1]
Многие управляющие сигналы в электронике представляют собой сигналы активного низкого уровня [2] (обычно линии сброса, линии выбора микросхемы и т. Д.). Логические семейства, такие как TTL, могут потреблять больше тока, чем они могут обеспечить, поэтому увеличиваются разветвления и помехоустойчивость . Это также позволяет использовать логику проводного ИЛИ, если логические элементы имеют открытый коллектор / открытый сток с подтягивающим резистором. Примерами этого являются шина I²C и сеть контроллеров (CAN), а также локальная шина PCI .
Некоторые сигналы имеют значение в обоих состояниях, и обозначения могут указывать на это. Например, обычно имеется линия чтения / записи, обозначенная как R / W , что указывает на высокий уровень сигнала в случае чтения и низкий уровень в случае записи.
Уровни логического напряжения [ править ]
Два логических состояния обычно представлены двумя разными напряжениями, но два разных тока используются в некоторой логической сигнализации, такой как интерфейс цифровой токовой петли и логика токового режима . Для каждого логического семейства указаны верхний и нижний пороги. Когда ниже нижнего порога, сигнал «низкий». Когда выше верхнего порога, сигнал "высокий". Промежуточные уровни не определены, поэтому поведение схемы сильно зависит от реализации.
Обычно допускаются некоторые допуски в используемых уровнях напряжения; например, от 0 до 2 вольт может представлять логический 0, а от 3 до 5 вольт - логический 1. Напряжение от 2 до 3 вольт будет недопустимым и возникнет только в случае неисправности или во время перехода логического уровня. Однако немногие логические схемы могут обнаружить такое состояние, и большинство устройств интерпретируют сигнал просто как высокий или низкий неопределенным или зависящим от устройства способом. Некоторые логические устройства включают триггерные входы Шмитта , поведение которых намного лучше определяется в области пороговых значений и имеет повышенную устойчивость к небольшим изменениям входного напряжения. Задача разработчика схемы состоит в том, чтобы избежать обстоятельств, создающих промежуточные уровни, чтобы схема работала предсказуемо.
| Технология | L напряжение | H напряжение | Заметки |
|---|---|---|---|
| CMOS [3] | От 0 В до 1/3 В DD | 2/3 В DD до V DD | V DD = напряжение питания |
| TTL [3] | От 0 В до 0,8 В | От 2 В до В CC | V CC = 5 В ± 10% |
Почти все цифровые схемы используют согласованный логический уровень для всех внутренних сигналов. Однако этот уровень варьируется от одной системы к другой. Для соединения любых двух логических семейств часто требовались специальные методы, такие как дополнительные подтягивающие резисторы или специализированные интерфейсные схемы, известные как переключатели уровня. Сдвига уровня соединяет одну цифровой схему , которая использует один логический уровень на другую цифровую схему , которая использует другой логический уровень. Часто используются два переключателя уровня, по одному в каждой системе: драйвер линии преобразует внутренние логические уровни в стандартные линейные уровни интерфейса; линейный приемник преобразует уровни интерфейса во внутренние уровни напряжения.
Например, уровни TTL отличаются от уровней CMOS . Как правило, выход TTL не поднимается достаточно высоко, чтобы его можно было надежно распознать как логическую 1 входом CMOS, особенно если он подключен только к входу CMOS с высоким входным сопротивлением, который не является источником значительного тока. Эта проблема была решена изобретением семейства устройств 74HCT, использующих технологию CMOS, но с логическими уровнями входа TTL. Эти устройства работают только с источником питания 5 В.
3-х уровневая логика [ править ]
В трехуровневой логике устройство вывода может находиться в одном из трех возможных состояний: 0, 1 или Z, последнее означает высокий импеданс . Это не логический уровень, но означает, что выход не контролирует состояние подключенной цепи.
4-х уровневая логика [ править ]
4-уровневая логика добавляет четвертое состояние, X («безразлично»), означающее, что значение сигнала неважно и не определено. Это означает, что вход не определен, или выходной сигнал может быть выбран для удобства реализации (см. Карту Карно § Не важно ).
9-уровневая логика [ править ]
IEEE 1164 определяет 9 логических состояний для использования в автоматизации проектирования электроники . Стандарт включает сильные и слабые сигналы, высокий импеданс, а также неизвестные и неинициализированные состояния.
Многоуровневая логика [ править ]
В твердотельных запоминающих устройствах многоуровневая ячейка хранит данные с использованием нескольких напряжений. Хранение n битов в одной ячейке требует, чтобы устройство надежно различало 2 n различных уровней напряжения.
См. Также [ править ]
- Семья логики
- Интерфейс цифровой токовой петли
Ссылки [ править ]
- ^ «Рекомендации по стилю кодирования» (PDF) . Xilinx . Проверено 17 августа 2017 .
- ^ Балч, Марк (2003). Полный цифровой дизайн: полное руководство по цифровой электронике и архитектуре компьютерных систем . McGraw-Hill Professional. п. 430. ISBN 978-0-07-140927-8.
- ^ a b «Уровни напряжения логического сигнала» . Все о схемах . Проверено 29 марта 2015 .
Внешние ссылки [ править ]
- Положительная логика (активный высокий уровень) и отрицательная логика (активный низкий уровень)
- Простое преобразование логического уровня или сдвиг уровня на основе полевого МОП-транзистора на основе работы, проделанной Германом Шутте из лаборатории Philips Semiconductors Systems в Эйндховене.
