Из Википедии, бесплатной энциклопедии
Перейти к навигации Перейти к поиску
Двухзатворный полевой МОП-транзистор и схематический символ

Multigate устройство , multigate МОП - транзистор или multigate полевой транзистор ( MuGFET ) относится к металл-оксид-полупроводник полевого транзистора (MOSFET) , который включает в себя более одного ворота в одном устройстве. Несколько затворов могут управляться одним электродом затвора, при этом несколько поверхностей затвора электрически действуют как один затвор, или независимыми электродами затвора. Многозатворное устройство, в котором используются независимые электроды затвора, иногда называют полевым транзистором с несколькими независимыми затворами ( MIGFET ). Наиболее широко используемыми устройствами с несколькими затворами являются FinFET.(плавниковый полевой транзистор) и GAAFET ( полевой транзистор с полным затвором), которые являются неплоскими транзисторами или трехмерными транзисторами .

Транзисторы с несколькими затворами - одна из нескольких стратегий, разрабатываемых производителями МОП- полупроводников для создания микропроцессоров и ячеек памяти все меньшего размера , которые в просторечии называют расширением закона Мура (в его узкой конкретной версии, касающейся масштабирования плотности, за исключением его небрежного исторического объединения с масштабированием Деннарда ). [1] Об усилиях по разработке многозатворных транзисторов сообщили Электротехническая лаборатория , Toshiba , Grenoble INP , Hitachi , IBM , TSMC ,Калифорнийский университет в Беркли , Infineon Technologies , Intel , AMD , Samsung Electronics , KAIST , Freescale Semiconductor и другие, а также ITRS правильно предсказали, что такие устройства станут краеугольным камнем технологий суб 32 нм . [2] Основным препятствием на пути к широкому распространению является технологичность, поскольку как планарные, так и неплоские конструкции представляют собой серьезные проблемы, особенно в отношении литографии и формирования рисунка. Другие дополнительные стратегии для масштабирования устройства включают инженерию деформации канала ,технологии на основе кремния на изоляторе и материалы затворов с высоким κ / металлом.

МОП-транзисторы с двумя затворами обычно используются в смесителях очень высоких частот (УКВ) и в чувствительных входных усилителях УКВ. Их можно приобрести у таких производителей, как Motorola , NXP Semiconductors и Hitachi . [3] [4] [5]

Типы [ править ]

Несколько моделей с несколькими воротами

В литературе можно найти десятки вариантов многозатворных транзисторов. В общем, эти варианты можно дифференцировать и классифицировать с точки зрения архитектуры (планарный или неплоской дизайн) и количества каналов / вентилей (2, 3 или 4).

Планарный двухзатворный МОП-транзистор (DGMOS) [ править ]

Планарный полевой транзистор с двойным затвором (DGMOS) использует обычные планарные (послойные) производственные процессы для создания устройств с двойным затвором MOSFET ( полевой транзистор металл-оксид-полупроводник), избегая более строгих требований литографии, связанных с неплоскостью. , вертикальные транзисторные структуры. В планарных транзисторах с двойным затвором канал сток-исток зажат между двумя независимо изготовленными пакетами затвор / затвор-оксид. Основная задача при изготовлении таких конструкций - добиться удовлетворительного самовыравнивания между верхними и нижними воротами. [6]

После того, как MOSFET был впервые продемонстрирован Мохамедом Аталлой и Давоном Кангом из Bell Labs в 1960 году [7], концепция двухзатворного тонкопленочного транзистора (TFT) была предложена HR Farrah ( Bendix Corporation ) и RF Steinberg в 1967 году. [8] Концепция двухзатворного MOSFET была позже предложена Тошихиро Секигава из Электротехнической лаборатории (ETL) в патенте 1980 года, описывающем планарный транзистор XMOS. [9] Секигава изготовил транзистор XMOS вместе с Ютакой Хаяши на выставке ETL в 1984 году. Они продемонстрировали, что эффекты короткого каналаможет быть значительно уменьшен за счет размещения устройства с полностью обедненным кремнием на изоляторе (КНИ) между двумя электродами затвора, соединенными вместе. [10] [11]

ETL демонстрация вдохновила Гренобль INP исследователей , включая Фрэнсис Balestra, Sorin Cristoloveanu, М. Benachir и Тарек Elewa изготовить двойной затвор МОП - транзистор с использованием кремниевой тонкой пленки , в 1987 году управление дважды ворот КНЕЙ транзисторов была использовано , чтобы заставить всю пленку кремния (интерфейсные слои и объем) в сильной инверсии (называемой «полевой МОП-транзистор с инверсией объема») или сильным накоплением (так называемый «полевой МОП-транзистор с накоплением объема»). Этот метод работы транзистора, демонстрирующий электростатические свойства и масштабируемость многозатворных устройств, обеспечивает высокую производительность устройства, в частности, значительное увеличение подпороговой крутизны , крутизны и тока стока. Программа моделирования и эксперименты на SIMOXконструкции использовались для изучения этого устройства. [12]

Секигава изготовил устройство XMOS с длиной затвора 2  мкм в 1987 году. [9] В 1988 году исследовательская группа IBM во главе с Биджаном Давари изготовила устройства CMOS с двумя затворами от 180 до 250 нм . [13] [14] В 1992 году Секигава изготовил устройство XMOS с длиной волны 380 нм . В 1998 году Э. Сузуки изготовил устройство XMOS с длиной волны 40 нм . В дальнейшем фокус исследований и разработок (НИОКР) DGMOS сместился с планарной технологии DGMOS на неплоские FinFET (плавниковый полевой транзистор) и GAAFET.   (затворный полевой транзистор) технологии. [9]

FlexFET [ править ]

FlexFET - это планарный транзистор с независимым двойным затвором, имеющий полевой МОП -транзистор из дамасского металла с верхним затвором и имплантированный нижний затвор JFET, которые самовыравниваются в канавке затвора. Это устройство обладает высокой масштабируемостью за счет сублитографической длины канала; неимплантированные сверхмелые удлинители истока и стока; неэпи поднятые области истока и стока; и последний поток. FlexFET - это настоящий транзистор с двойным затвором в том, что (1) как верхний, так и нижний затвор обеспечивают работу транзистора, и (2) работа затвора связана таким образом, что операция верхнего затвора влияет на работу нижнего затвора и наоборот. [15] Flexfet был разработан и производится компанией American Semiconductor, Inc.

FinFET [ править ]

Основная статья: FinFET
Двойной ворот FinFET устройство
SOI FinFET MOSFET
NVIDIA GTX 1070 , который использует 16 нм FinFET на основе Паскаля чип , изготовленный TSMC

FinFET (плавниковый полевой транзистор) - это тип неплоского транзистора или «трехмерного» транзистора (не путать с трехмерными микрочипами ). [16] FinFET - это разновидность традиционных MOSFET, отличающаяся наличием тонкого кремниевого инверсионного канала «плавник» наверху подложки, позволяющего затвору создавать две точки соприкосновения: левую и правую стороны плавника. Толщина ребра (измеренная в направлении от истока к сливу) определяет эффективную длину канала устройства. Закручивающаяся структура затвора обеспечивает лучший электрический контроль над каналом и, таким образом, помогает снизить ток утечки и преодолеть другие эффекты короткого канала .

Первый тип FinFET транзистора был назван «обедненным Постной-канальным транзистором» или транзисторной «Дельта», который впервые был изготовлен с помощью центральной лаборатории Hitachi Исследования DIGH Hisamoto «s, Toru Кага, Yoshifumi Кавамото и Eiji Takeda в 1989 году [17] [ 10] [18] В конце 1990 - х годов, DIGH Hisamoto начал сотрудничать с международной командой исследователей по дальнейшей технологии развивающимся DELTA, включая TSMC «S Chenming Hu и UC Berkeley исследовательской группы , включая Цу-Jae King Лю, Джеффри Бокор, Сюэцзюэ Хуанг, Лиланд Чанг, Ник Линдерт, С. Ахмед, Сайрус Табери, Ян-Кю Чой, Пушкар Ранаде, Шрирам Баласубраманян, А. Агарвал и М. Амин. В 1998 году команда разработала первые N-канальные полевые транзисторы FinFET и успешно изготовила устройства по 17-  нм техпроцессу. В следующем году они разработали первые FinFET с P-каналом . [19] Они придумали термин «FinFET» (плавниковый полевой транзистор) в статье, опубликованной в декабре 2000 года. [20]

В настоящее время термин FinFET имеет менее точное определение. Среди производителей микропроцессоров AMD , IBM и Freescale описывают свои усилия по разработке с двойным вентилем как разработку FinFET [21] , тогда как Intel избегает использования этого термина при описании своей тесно связанной архитектуры с тройным вентилем. [22] В технической литературе FinFET используется в некотором общем смысле для описания любой архитектуры многозатворных транзисторов на основе ребер независимо от количества затворов. Обычно один FinFET-транзистор содержит несколько ребер, расположенных рядом и покрытых одним и тем же затвором, которые электрически действуют как один, чтобы увеличить мощность и производительность привода.[23] Калитка также может закрывать плавник (ые) целиком.

Транзистор 25 нм, работающий всего от 0,7  В, был продемонстрирован в декабре 2002 года TSMC (Тайваньская компания по производству полупроводников). Конструкция «Omega FinFET» названа в честь сходства между греческой буквой омега (Ω) и формой, в которой затвор оборачивается вокруг структуры истока / стока. Он имеет задержку затвора всего 0,39  пикосекунды (пс) для транзистора N-типа и 0,88 пс для P-типа.

В 2004 году компания Samsung Electronics продемонстрировала конструкцию Bulk FinFET, которая сделала возможным массовое производство устройств FinFET. Они продемонстрировали динамическую память с произвольным доступом ( DRAM ), изготовленную по 90-  нм техпроцессу Bulk FinFET. [19] В 2006 году группа корейских исследователей из Корейского передового института науки и технологий (KAIST) и Национального центра Nano Fab Center разработала 3-нм транзистор, самое маленькое в мире наноэлектронное устройство, основанное на технологии FinFET. [24] [25] В 2011 году Университет РайсаИсследователи Масуд Ростами и Картик Моханрам продемонстрировали, что FINFET-транзисторы могут иметь два электрически независимых затвора, что дает разработчикам схем больше гибкости при разработке эффективных затворов с низким энергопотреблением. [26]

В 2012 году Intel начала использовать FinFET для своих будущих коммерческих устройств. Утечки предполагают, что FinFET Intel имеет необычную форму треугольника, а не прямоугольника, и предполагается, что это может быть связано либо с тем, что треугольник имеет более высокую структурную прочность и может быть более надежно изготовлен, либо потому, что треугольная призма имеет большую площадь до -объемное соотношение, чем у прямоугольной призмы, что увеличивает коммутационную способность. [27]

В сентябре 2012 года GlobalFoundries объявила о планах предложить 14-нанометровую техпроцесс с использованием трехмерных транзисторов FinFET в 2014 году. [28] В следующем месяце конкурирующая компания TSMC объявила о начале или «рискованном» производстве 16-нм FinFETS в ноябре 2013 года. . [29]

В марте 2014 года TSMC объявила , что она приближается к реализации несколько 16 нм FinFETs умирает-на подложках производства процессов : [30]

  • 16 нм FinFET (4 квартал 2014 г.),
  • 16 нм FinFET + ( приблизительно [ пояснить ] 4 квартал 2014 г.),
  • 16 нм FinFET «Турбо» (оценка 2015–2016 гг.).

AMD выпустила графические процессоры, использующие свою архитектуру чипа Polaris и изготовленные на 14 нм FinFET в июне 2016 года. [31] Компания попыталась разработать дизайн, обеспечивающий «скачок энергоэффективности поколений», а также стабильную частоту кадров для графики, игр и т.д. виртуальная реальность и мультимедийные приложения. [32]

В марте 2017 года, Samsung и eSilicon объявили о tapeout для производства 14 нм FinFET СИС в 2.5D пакете. [33] [34]

Транзистор Tri-gate [ править ]

Три-затвора транзистора, также известный как тройной затвора транзистора, представляет собой тип полевого МОП - транзистора с затвором на трех из его сторон. [35] Транзистор с тройным затвором был впервые продемонстрирован в 1987 году исследовательской группой Toshiba, в которую входили К. Хиеда, Фумио Хоригути и Х. Ватанабе. Они поняли, что полностью обедненный (FD) корпус узкого объемного транзистора на основе кремния помогает улучшить переключение за счет уменьшения эффекта смещения корпуса. [36] [37] В 1992 году исследователь IBM Хон-Сум Вонг продемонстрировал полевой МОП-транзистор с тремя затворами . [38]

Технология Tri-gate используется Intel для непланарной транзисторной архитектуры, используемой в процессорах Ivy Bridge , Haswell и Skylake . В этих транзисторах используется один затвор, расположенный поверх двух вертикальных затворов (один затвор, обернутый по трем сторонам канала), что позволяет электронам перемещаться по площади в три раза больше . Intel сообщает, что их транзисторы с тремя затворами уменьшают утечку и потребляют гораздо меньше энергии, чем транзисторы тока. Это позволяет увеличить скорость до 37% или потреблять менее 50% мощности транзисторов предыдущего типа, используемых Intel. [39] [40]

Intel объясняет: «Дополнительный контроль позволяет протекать как можно большему току транзистора, когда транзистор находится в состоянии« включено »(для производительности), и как можно ближе к нулю, когда он находится в состоянии« выключено »(для минимизации энергопотребления. ), и позволяет транзистору очень быстро переключаться между двумя состояниями (опять же, для производительности) ». [41] Intel заявила, что все продукты после Sandy Bridge будут основаны на этой конструкции.

Intel объявила об этой технологии в сентябре 2002 года. [42] Intel анонсировала «транзисторы с тремя затворами», которые максимизируют «производительность переключения транзисторов и уменьшают утечку энергии». Год спустя, в сентябре 2003 года, AMD объявила, что работает над аналогичной технологией на Международной конференции по твердотельным устройствам и материалам. [43] [44] Никаких дополнительных объявлений об этой технологии не было сделано до объявления Intel в мае 2011 года, хотя на IDF 2011 было заявлено, что они продемонстрировали работающий чип SRAM , основанный на этой технологии, на IDF 2009. [45]

23 апреля 2012 года Intel выпустила новую линейку процессоров под названием Ivy Bridge , в которых используются транзисторы с тремя затворами. [46] [47] Intel работает над своей архитектурой tri-gate с 2002 года, но потребовалось до 2011 года, чтобы решить проблемы массового производства. Новый тип транзистора был описан 4 мая 2011 года в Сан-Франциско. [48] Ожидается, что заводы Intel произведут модернизацию в течение 2011 и 2012 годов, чтобы иметь возможность производить процессоры Ivy Bridge. [49] Новые транзисторы будут использоваться не только в микросхемах Intel Ivy Bridge для настольных ПК, но и в микросхемах Intel Atom для маломощных устройств. [48]

Термин « три затвора» иногда используется в общем для обозначения любого многозатворного полевого транзистора с тремя эффективными затворами или каналами. [ необходима цитата ]

Полевой транзистор с универсальным затвором (GAAFET) [ править ]

Полевой транзистор с круговым затвором (GAA), сокращенно GAAFET, также известный как транзистор с окружающим затвором (SGT) [50] [51], по своей концепции аналогичен FinFET, за исключением того, что материал затвора окружает область канала на со всех сторон. В зависимости от конструкции полевые транзисторы с круговым затвором могут иметь два или четыре эффективных затвора. Полевые транзисторы со сквозным затвором успешно описаны как теоретически, так и экспериментально. [52] [53] Они также были успешно протравлены на нанопроводах InGaAs , которые имеют более высокую подвижность электронов, чем кремний. [54] GAAFET-транзисторы являются преемниками FinFET-транзисторов, поскольку они могут работать при размерах менее 7 нм. Они использовались IBM для демонстрации 5 нм техпроцесс.

MOSFET с круговым затвором (GAA) был впервые продемонстрирован в 1988 году исследовательской группой Toshiba, в которую входили Фудзио Масуока , Хироши Такато и Казумаса Суноути, которые продемонстрировали вертикальный нанопроволочный GAAFET, который они назвали «транзистором с окружающим затвором» (SGT). . [55] [56] [51] Масуока, наиболее известный как изобретатель флеш-памяти , позже покинул Toshiba и в 2004 году основал Unisantis Electronics для исследования технологии окружающих ворот вместе с Университетом Тохоку . [57] В 2006 году группа корейских исследователей из Корейского передового института науки и технологий (KAIST) и Национального центра Nano Fab Center разработала 3-нмТранзистор, самое маленькое в мире наноэлектронное устройство, основанное на технологии FinFET с универсальным затвором (GAA). [58] [25]

С 2020 года Samsung и Intel объявили о планах массового производства транзисторов GAAFET (в частности, транзисторов MBCFET), в то время как TSMC объявила, что они будут продолжать использовать FinFET в своем 3-нм узле [59], несмотря на то, что TSMC разрабатывает транзисторы GAAFET. [60]

Многоканальный мостовой канал (MBC) FET [ править ]

Канальный полевой транзистор с несколькими мостами (MBCFET) похож на GAAFET, за исключением использования нанолистов вместо нанопроволок. [61] MBCFET - это словесный знак (товарный знак), зарегистрированный в США для компании Samsung Electronics. [62] Samsung планирует массовое производство транзисторов MBCFET на 3-нм узле для своих заказчиков. [63] Intel также разрабатывает транзисторы с «нанолентой» MBCFET. [64]

Потребность отрасли [ править ]

Планарные транзисторы были ядром интегральных схем в течение нескольких десятилетий, в течение которых размер отдельных транзисторов неуклонно уменьшался. По мере уменьшения размера планарные транзисторы все больше страдают от нежелательного эффекта короткого канала , особенно от тока утечки в закрытом состоянии, что увеличивает мощность холостого хода, требуемую устройством. [65]

В устройстве с несколькими воротами канал окружен несколькими воротами на нескольких поверхностях. Таким образом, он обеспечивает лучший электрический контроль над каналом, позволяя более эффективно подавлять ток утечки в закрытом состоянии. Несколько вентилей также позволяют увеличить ток во включенном состоянии, также известный как ток возбуждения. Многозатворные транзисторы также обеспечивают лучшую аналоговую производительность благодаря более высокому внутреннему усилению и меньшей длине модуляции канала. [66] Эти преимущества выражаются в более низком энергопотреблении и повышении производительности устройства. Непланарные устройства также более компактны, чем обычные планарные транзисторы, что обеспечивает более высокую плотность транзисторов, что приводит к уменьшению общей микроэлектроники.

Проблемы интеграции [ править ]

Основные проблемы интеграции неплоских многозатворных устройств в обычные процессы производства полупроводников включают:

  • Изготовление тонкого кремниевого «плавника» шириной в десятки нанометров.
  • Изготовление согласованных ворот с нескольких сторон плавника

Компактное моделирование [ править ]

Различные структуры FinFET, которые можно смоделировать с помощью BSIM-CMG

BSIMCMG106.0.0, [67], официально выпущенный 1 марта 2012 года UC Berkeley BSIM Group , является первой стандартной моделью для FinFET. BSIM-CMG реализован в Verilog-A . Формулировки, основанные на физическом поверхностном потенциале, получены как для собственных, так и для внешних моделей с легированием конечного тела. Поверхностные потенциалы на концах истока и стока решаются аналитически с помощью поли-истощения и квантово-механических эффектов. Эффект легирования конечных тел фиксируется с помощью метода возмущений. Решение аналитического поверхностного потенциала близко согласуется с результатами моделирования двумерного устройства. Если концентрация легирования в канале достаточно мала, чтобы ею можно было пренебречь, вычислительную эффективность можно дополнительно повысить, установив специальный флаг (COREMOD = 1).

В этой модели отражено все важное поведение транзистора с несколькими затворами (MG). Инверсия объема включена в решение уравнения Пуассона , поэтому последующая формулировка I – V автоматически улавливает эффект инверсии объема. Анализ электростатического потенциала в корпусе полевых МОП-транзисторов MG предоставил модельное уравнение для эффектов короткого канала (SCE). Дополнительный электростатический контроль от торцевых ворот (верхние / нижние ворота) (тройные или четверные) также отражен в модели с коротким каналом.

См. Также [ править ]

  • Трехмерная интегральная схема
  • Полупроводниковый прибор
  • Часы стробирования
  • Диэлектрик с высоким κ
  • Литография нового поколения
  • Литография в крайнем ультрафиолете
  • Иммерсионная литография
  • Штамм-инженерия
  • Очень крупномасштабная интеграция (СБИС)
  • Нейроморфная инженерия
  • Битовая нарезка
  • 3D печать
  • Кремний на изоляторе (КНИ)
  • МОП-транзистор
  • МОП-транзистор с плавающим затвором
  • Транзистор
  • BSIM
  • Транзистор с высокой подвижностью электронов
  • Полевой транзистор
  • JFET
  • Тетрод транзистор
  • Пентодный транзистор
  • Мемристор
  • Квантовая схема
  • Квантовые ворота
  • Модель транзистора
  • Умирает усадка

Ссылки [ править ]

  1. ^ Риш, Л. "Продвигая CMOS за пределы дорожной карты", Труды ESSCIRC, 2005, стр. 63.
  2. ^ Table39b архивации 27 сентября 2007, в Wayback Machine
  3. ^ "3N201 (Motorola) - усилитель Dual Gate Mosfet Vhf" . Doc.chipfind.ru . Проверено 10 марта 2014 .
  4. ^ "3SK45 datasheet, pdf datenblatt - Hitachi Semiconductor - КРЕМНИЙ N-КАНАЛЬНЫЙ МОП-транзистор с двойным затвором" . Alldatasheet.com . Проверено 10 марта 2014 .
  5. ^ "BF1217WR" (PDF) . Проверено 10 мая 2015 .
  6. ^ Вонг, HS .; Чан, К .; Таур Ю. (10 декабря 1997 г.). Самовыравнивающийся (верхний и нижний) полевой МОП-транзистор с двойным затвором и кремниевым каналом толщиной 25 нм . Собрание электронных устройств, 1997. IEDM '97. Технический дайджест . С. 427–430. DOI : 10.1109 / IEDM.1997.650416 . ISBN 978-0-7803-4100-5. ISSN  0163-1918 . S2CID  20947344 .
  7. ^ "1960: Металлооксидный полупроводниковый (МОП) транзистор продемонстрирован" . Кремниевый двигатель . Музей истории компьютеров . Проверено 25 сентября 2019 .
  8. ^ Фарра, HR; Стейнберг, РФ (февраль 1967 г.). «Анализ двухзатворных тонкопленочных транзисторов». Транзакции IEEE на электронных устройствах . 14 (2): 69–74. Bibcode : 1967ITED ... 14 ... 69F . DOI : 10,1109 / Т-ED.1967.15901 .
  9. ^ a b c Koike, Hanpei; Накагава, Тадаши; Секигава, Тоширо; Suzuki, E .; Цуцуми, Тосиюки (23 февраля 2003 г.). «Основные соображения по компактному моделированию полевых МОП-транзисторов с четырьмя выводами» (PDF) . Краткие сведения о TechConnect . 2 (2003): 330–333. S2CID 189033174 .  
  10. ^ а б Колинг, JP (2008). FinFET и другие многозатворные транзисторы . Springer Science & Business Media. стр. 11 и 39. ISBN 9780387717517.
  11. ^ Секигава, Тосихиро; Хаяси, Ютака (август 1984 г.). «Расчетные пороговые характеристики XMOS-транзистора с дополнительным нижним затвором». Твердотельная электроника . 27 (8): 827–828. Bibcode : 1984SSEle..27..827S . DOI : 10.1016 / 0038-1101 (84) 90036-4 . ISSN 0038-1101 . 
  12. ^ Балестра, Фрэнсис; Кристоловяну, Сорин; Benachir, M .; Елева, Тарек; Брини, Жан (сентябрь 1987 г.). «Транзистор кремний-на-изоляторе с двойным затвором и инверсией объема: новое устройство со значительно улучшенными характеристиками». Письма об электронных устройствах IEEE . 8 (9): 410–412. Bibcode : 1987IEDL .... 8..410B . DOI : 10.1109 / EDL.1987.26677 . ISSN 0741-3106 . S2CID 39090047 .  
  13. ^ Давари, Биджан ; Чанг, Вэнь-Син; Wordeman, Matthew R .; О, CS; Таур, Юань; Петрилло, Карен Э .; Родригес, доктор медицины (декабрь 1988 г.). «Высокопроизводительная КМОП-технология 0,25 мкм». Технический дайджест., Международная конференция по электронным устройствам : 56–59. DOI : 10.1109 / IEDM.1988.32749 . S2CID 114078857 . 
  14. ^ Давари, Биджан ; Вонг, CY; Сунь, Джек Юань-Чен; Таур, Юань (декабрь 1988 г.). «Легирование поликремния n / sup + / и p / sup + / в процессе CMOS с двумя затворами». Технический дайджест. Международная конференция по электронным устройствам : 238–241. DOI : 10.1109 / IEDM.1988.32800 . S2CID 113918637 . 
  15. ^ Wilson, D .; Hayhurst, R .; Oblea, A .; Parke, S .; Хаклер, Д. «Flexfet: КНИ транзистор с независимым двойным затвором, переменным напряжением и режимом работы 0,5 В, достигающий почти идеального подпорогового наклона» Конференция SOI, 2007 г., IEEE International. Архивировано 3 апреля 2015 г., на Wayback Machine.
  16. ^ "Что такое Finfet?" . Компьютерная надежда . 26 апреля 2017 года . Дата обращения 4 июля 2019 .
  17. ^ "Получатели премии Эндрю С. Гроув IEEE" . Премия IEEE Эндрю С. Гроув . Институт инженеров по электротехнике и радиоэлектронике . Дата обращения 4 июля 2019 .
  18. ^ Хисамото, D .; Кага, Т .; Kawamoto, Y .; Такеда, Э. (декабрь 1989 г.). «Полностью обедненный транзистор с обедненным каналом (ДЕЛЬТА) - новый вертикальный ультратонкий КНИ МОП-транзистор». Встреча Международного технического сборника электронных устройств : 833–836. DOI : 10.1109 / IEDM.1989.74182 . S2CID 114072236 . 
  19. ↑ a b Цу-Джэ Кинг, Лю (11 июня 2012 г.). «FinFET: история, основы и будущее» . Калифорнийский университет в Беркли . Краткий курс симпозиума по технологии СБИС . Дата обращения 9 июля 2019 .
  20. ^ Хисамото, Диг; Ху, Ченмин ; Bokor, J .; Король, Цу-Джэ; Андерсон, Э .; и другие. (Декабрь 2000 г.). «FinFET - самовыравнивающийся МОП-транзистор с двойным затвором, масштабируемый до 20 нм». Транзакции IEEE на электронных устройствах . 47 (12): 2320–2325. Bibcode : 2000ITED ... 47.2320H . CiteSeerX 10.1.1.211.204 . DOI : 10.1109 / 16.887014 . 
  21. ^ "AMD Newsroom" . Amd.com. 2002-09-10. Архивировано из оригинала на 2010-05-13 . Проверено 7 июля 2015 .
  22. ^ «Intel Silicon Technology Innovations» . Intel.com. Архивировано из оригинального 3 сентября 2011 года . Проверено 10 марта 2014 .
  23. ^ https://www.anandtech.com/show/4313/intel-announces-first-22nm-3d-trigate-transistors-shipping-in-2h-2011
  24. ^ "Still Room at the Bottom. (Нанометровый транзистор, разработанный Ян-кю Чой из Корейского передового института науки и технологий)" , Nanoparticle News , 1 апреля 2006 г., заархивировано с оригинала 6 ноября 2012 г.
  25. ^ a b Ли, Хёнджин; и другие. (2006), "Sub-5nm All-Around Gate FinFET для Окончательной Scaling", Симпозиум по технологии СБИС, 2006 : 58-59, DOI : 10,1109 / VLSIT.2006.1705215 , ЛВП : 10203/698 , ISBN 978-1-4244-0005-8, S2CID  26482358
  26. ^ Ростами, М .; Моханрам, К. (2011). "Dual- $ V_ {th} $ FinFET-транзисторы с независимым затвором для логических схем малой мощности". IEEE Transactions по автоматизированному проектированию интегральных схем и систем . 30 (3): 337–349. DOI : 10,1109 / TCAD.2010.2097310 . hdl : 1911/72088 . S2CID 2225579 . 
  27. ^ "FinFET Intel меньше плавника и больше треугольника" . EE Times. Архивировано из оригинала на 2013-05-31 . Проверено 10 марта 2014 .
  28. ^ "Globalfoundries выглядит как чехарда конкурентов с новым процессом" . EE Times. Архивировано из оригинала на 2013-02-02 . Проверено 10 марта 2014 .
  29. ^ "TSMC использует ARM V8 на пути к 16-нм FinFET" . EE Times. Архивировано из оригинала на 2012-11-01 . Проверено 10 марта 2014 .
  30. ↑ Жозефина Льен, Тайбэй; Стив Шен, [понедельник, 31 марта 2014 г.]. «TSMC, вероятно, запустит процесс 16 нм FinFET + в конце 2014 года, а« FinFET Turbo »- позже в 2015–2016 годах» . ЦИФРЫ . Проверено 31 марта 2014 .CS1 maint: использует параметр авторов ( ссылка )
  31. ^ Смит, Райан. «Предварительный просмотр AMD Radeon RX 480: Polaris делает популярным» . Проверено 3 июня 2018 .
  32. ^ «AMD демонстрирует революционную 14-нм архитектуру графического процессора FinFET Polaris» . AMD . Проверено 4 января 2016 .
  33. ^ "Высокопроизводительная IP-платформа с высокой пропускной способностью для технологического процесса Samsung 14LPP" . 2017-03-22.
  34. ^ "Samsung и eSilicon заклеили 14-нм сетевым процессором лентой с помощью решения Rambus 28G SerDes" . 2017-03-22.
  35. ^ Colinge, JP (2008). FinFET и другие многозатворные транзисторы . Springer Science & Business Media . п. 12. ISBN 9780387717517.
  36. ^ Hieda, K .; Хоригути, Фумио; Watanabe, H .; Сунучи, Казумаса; Иноуэ, I .; Хамамото, Такеши (декабрь 1987 г.). «Новые эффекты траншейного изолированного транзистора с использованием боковых затворов». 1987 Международное совещание по электронным устройствам : 736–739. DOI : 10.1109 / IEDM.1987.191536 . S2CID 34381025 . 
  37. ^ Брожек Томаша (2017). Микро- и наноэлектроника: новые проблемы устройств и решения . CRC Press . С. 116–7. ISBN 9781351831345.
  38. ↑ Вонг, Хон-Сум (декабрь 1992 г.). «Инжекция затворного тока и ионизация поверхностным ударом в полевых МОП-транзисторах с виртуальным стоком, индуцированным затвором». 1992 г. Встреча Международного технического сборника по электронным устройствам : 151–154. DOI : 10.1109 / IEDM.1992.307330 . ISBN 0-7803-0817-4. S2CID  114058374 .
  39. ^ Картрайт Дж. (2011). «Intel входит в третье измерение» . Природа . DOI : 10.1038 / news.2011.274 . Проверено 10 мая 2015 .
  40. ↑ Intel представит 22-нм технологию Tri-gate на симпозиуме СБИС (ElectroIQ 2012). Архивировано 15 апреля 2012 г., на Wayback Machine.
  41. ^ «Ниже 22 нм проставки становятся нетрадиционными: интервью с ASM» . ELECTROIQ . Проверено 4 мая 2011 .
  42. ^ Высокоэффективная непланарная архитектура транзисторов с тремя затворами ; Доктор Джеральд Марцик. Intel, 2002 г.
  43. ^ [1] [ неработающая ссылка ]
  44. ^ «AMD подробно описывает свои транзисторы с тройным затвором» . Xbitlabs.com. Архивировано из оригинала на 2014-03-10 . Проверено 10 марта 2014 .
  45. ^ «IDF 2011: Intel надеется откусить у ARM, AMD с помощью 3D FinFET Tech» . DailyTech. Архивировано из оригинала на 2014-03-10 . Проверено 10 марта 2014 .
  46. ^ Миллер, Майкл Дж. «Intel выпускает Ivy Bridge: первый процессор с транзистором Tri-Gate» . Журнал ПК . Архивировано из оригинала на 2019-12-28 . Проверено 23 апреля 2012 .
  47. ^ «Intel заново изобретает транзисторы, используя новую трехмерную структуру» . Intel . Проверено 5 апреля 2011 года .
  48. ^ a b «Транзисторы становятся трехмерными, поскольку Intel заново изобретает микрочип» . Ars Technica. 5 мая 2011г . Проверено 7 мая 2011 года .
  49. ↑ Мюррей, Мэтью (4 мая 2011 г.). «Новые Tri-Gate транзисторы Ivy Bridge от Intel: 9 вещей, которые вам нужно знать» . Журнал ПК . Проверено 7 мая 2011 года .
  50. ^ Claeys, C .; Murota, J .; Тао, М .; Iwai, H .; Делеонибус, С. (2015). Интеграция процессов ULSI 9 . Электрохимическое общество . п. 109. ISBN 9781607686750.
  51. ^ a b Исикава, Фумитаро; Буянова, Ирина (2017). Новые составные полупроводниковые нанопроволоки: материалы, устройства и приложения . CRC Press . п. 457. ISBN. 9781315340722.
  52. ^ Сингх, N .; Agarwal, A .; Бера, ЛК; Liow, TY; Yang, R .; Рустаги, Южная Каролина; Tung, CH; Kumar, R .; Lo, GQ; Balasubramanian, N .; Квонг, Д. (2006). «Высокопроизводительные полностью разряженные кремниевые нанопроводные КМОП-устройства с затвором». Письма об электронных устройствах IEEE . 27 (5): 383–386. Bibcode : 2006IEDL ... 27..383S . DOI : 10,1109 / LED.2006.873381 . ISSN 0741-3106 . S2CID 45576648 .  
  53. ^ Dastjerdy, E .; Ghayour, R .; Сарвари, Х. (август 2012 г.). «Моделирование и анализ частотных характеристик новой структуры полевого МОП-транзистора с кремниевой нанопроволокой». Physica E . 45 : 66–71. Bibcode : 2012PhyE ... 45 ... 66D . DOI : 10.1016 / j.physe.2012.07.007 .
  54. ^ Гу, JJ; Лю, YQ; Ву, YQ; Colby, R .; Гордон, Р.Г.; Е. П.Д. (декабрь 2011 г.). "Первая экспериментальная демонстрация полевых МОП-транзисторов III-V типа" затвор "с помощью нисходящего подхода" (PDF) . Международная конференция по электронным устройствам, 2011 г .: 33.2.1–33.2.4. arXiv : 1112,3573 . Bibcode : 2011arXiv1112.3573G . DOI : 10.1109 / IEDM.2011.6131662 . ISBN  978-1-4577-0505-2. S2CID  2116042 . Проверено 10 мая 2015 .
  55. ^ Масуок, Фудзио ; Такато, Хироши; Суноути, Казумаса; Okabe, N .; Нитаяма, Акихиро; Hieda, K .; Хоригути, Фумио (декабрь 1988 г.). «Высокопроизводительный КМОП транзистор с окружающим затвором (SGT) для БИС сверхвысокой плотности». Технический дайджест. Международная конференция по электронным устройствам : 222–225. DOI : 10.1109 / IEDM.1988.32796 . S2CID 114148274 . 
  56. ^ Брожек Томаша (2017). Микро- и наноэлектроника: новые проблемы устройств и решения . CRC Press . п. 117. ISBN 9781351831345.
  57. ^ «Профиль компании» . Unisantis Electronics . Архивировано из оригинального 22 февраля 2007 года . Проверено 17 июля 2019 .
  58. ^ "Still Room at the Bottom. (Нанометровый транзистор, разработанный Ян-кю Чой из Корейского передового института науки и технологий)" , Nanoparticle News , 1 апреля 2006 г., заархивировано из оригинала 6 ноября 2012 г. , получено 17 июля 2019 г.
  59. ^ Катресс, доктор Ян. «Где мои GAA-FET? TSMC останется с FinFET на 3 нм» . www.anandtech.com .
  60. ^ "TSMC планирует агрессивный курс для 3-нм литографии и за ее пределами - ExtremeTech" . www.extremetech.com .
  61. ^ Катресс, Ян. «Samsung представляет 3 нм GAA MBCFET PDK, версию 0.1» . www.anandtech.com .
  62. ^ "MBCFET Торговая марка Samsung Electronics Co., Ltd. - Регистрационный номер 5495359 - Серийный номер 87447776 :: Торговые марки Justia" . trademarks.justia.com . Проверено 16 января 2020 .
  63. ^ https://techxplore.com/news/2019-05-samsung-foundry-event-3nm-mbcfet.amp
  64. ^ Катресс, доктор Ян. «Intel будет использовать нанопроводные / наноленточные транзисторы в объеме« через пять лет » » . www.anandtech.com .
  65. Перейти ↑ Subramanian V (2010). «Полевые транзисторы с несколькими затворами для будущих КМОП-технологий» . Технический обзор IETE . 27 (6): 446–454. DOI : 10.4103 / 0256-4602.72582 . Архивировано из оригинального 23 марта 2012 года.
  66. ↑ Subramanian (5 декабря 2005 г.). «Компромиссы аналоговых характеристик на уровне устройств и схем: сравнительное исследование плоских полевых транзисторов и полевых транзисторов FinFET». Electron Devices Meeting, 2005. Технический дайджест IEDM. IEEE International : 898–901. DOI : 10.1109 / IEDM.2005.1609503 . ISBN 0-7803-9268-X. S2CID  32683938 .
  67. ^ "Модель BSIMCMG" . Калифорнийский университет в Беркли. Архивировано из оригинала на 2012-07-21.

Внешние ссылки [ править ]

  • Инвертированный T-FET (Freescale Semiconductor)
  • Омега FinFET (TSMC)
  • Транзистор Tri-Gate (Intel Corp.)
  • Транзистор Flexfet (American Semiconductor)
  • Видео Intel, объясняющее конструкцию микросхемы 3D (Tri-Gate) и транзистора, используемых в 22-нм архитектуре Ivy Bridge.