Ячейка памяти (вычисления)

Схема кремниевой реализации шеститранзисторной ячейки памяти SRAM.

Ячейка памяти является основным строительным блоком памяти компьютера . Ячейка памяти представляет собой электронную схему, которая хранит один бит двоичной информации, и она должна быть настроена на сохранение логической 1 (высокий уровень напряжения) и сброшена для сохранения логического 0 (низкий уровень напряжения). Его значение сохраняется / сохраняется до тех пор, пока оно не будет изменено процессом установки / сброса. Доступ к значению в ячейке памяти можно получить, прочитав его.

На протяжении всей истории вычислений использовались разные архитектуры ячеек памяти, в том числе основная память и пузырьковая память . Сегодня наиболее распространенной архитектурой ячеек памяти является МОП-память , которая состоит из ячеек памяти металл-оксид-полупроводник (МОП). Современная оперативная память (RAM) использует полевые МОП-транзисторы (MOSFET) в качестве триггеров, а также МОП-конденсаторы для определенных типов оперативной памяти.

Ячейка памяти SRAM ( статическая RAM ) представляет собой тип триггерной схемы, обычно реализуемой с использованием полевых МОП-транзисторов. Они требуют очень низкой мощности, чтобы сохранить сохраненное значение, когда к нему нет доступа. Второй тип, DRAM ( динамическое ОЗУ ), основан на МОП-конденсаторах. Зарядка и разрядка конденсатора может сохранять в ячейке «1» или «0». Однако заряд в этом конденсаторе будет медленно рассеиваться, и его необходимо периодически обновлять. Из-за этого процесса обновления DRAM потребляет больше энергии. Однако с помощью DRAM можно добиться большей плотности хранения.

С другой стороны, большая часть энергонезависимой памяти (NVM) основана на архитектурах ячеек памяти с плавающим затвором . Технологии энергонезависимой памяти, включая EPROM , EEPROM и флэш-память, используют ячейки памяти с плавающим затвором, которые основаны на транзисторах MOSFET с плавающим затвором .

Описание [ править ]

Ячейка памяти - это фундаментальный строительный блок памяти. Он может быть реализован с использованием различных технологий, таких как биполярные , MOS и другие полупроводниковые устройства . Он также может быть изготовлен из магнитного материала, такого как ферритовые сердечники или магнитные пузыри. ^[1] Независимо от используемой технологии реализации, назначение двоичной ячейки памяти всегда одно и то же. Он хранит один бит двоичной информации, доступ к которой можно получить, прочитав ячейку, и он должен быть настроен на сохранение 1 и сбросить на сохранение 0. ^[2]

Значение [ править ]

Логические схемы без ячеек памяти или путей обратной связи называются комбинационными , их выходные значения зависят только от текущего значения их входных значений. У них нет памяти. Но память - ключевой элемент цифровых систем . В компьютерах это позволяет хранить как программы, так и данные, а ячейки памяти также используются для временного хранения выходных данных комбинационных схем, которые впоследствии будут использоваться цифровыми системами. Логические схемы, использующие ячейки памяти, называются последовательными схемами . Его выход зависит не только от текущего значения входов, но и от предыдущего состояния схемы, определяемого значениями, хранящимися в ячейках памяти. Эти схемы требуют для своей работы синхронизирующего генератора или часов. ^[3]

Компьютерная память, используемая в большинстве современных компьютерных систем, в основном построена из ячеек DRAM; поскольку компоновка намного меньше, чем SRAM, она может быть более плотно упакована, что даст более дешевую память с большей емкостью. Поскольку ячейка памяти DRAM хранит свое значение как заряд конденсатора, и есть проблемы с утечкой тока, ее значение необходимо постоянно перезаписывать. Это одна из причин, по которым ячейки DRAM работают медленнее, чем ячейки SRAM (статическое RAM) большего размера, значение которых всегда доступно. Вот причина , почему SRAM память используется для on- микросхемы кэш - памяти , включенного в современных микропроцессорных чипов. ^[4]

История [ править ]

11 декабря 1946 года Фредди Уильямс подал заявку на патент на свое запоминающее устройство на электронно-лучевой трубке (ЭЛТ) ( трубка Вильямса ) со 128 40- битными словами. Он был введен в эксплуатацию в 1947 году и считается первой практической реализацией оперативной памяти (RAM). ^[5] В том же году Фредерик Вихе подал первые заявки на патент на память с магнитным сердечником . ^{[6] [7]} Практическая память на магнитных сердечниках была разработана Ан Вангом в 1948 году и усовершенствована Джеем Форрестером и Яном А. Райхманом в начале 1950-х годов, прежде чем была коммерциализирована с помощью Whirlwind.компьютер в 1953 г. ^[8] Кен Олсен также внес свой вклад в его разработку. ^[9]

Полупроводниковая память началась в начале 1960-х годов с биполярных ячеек памяти, сделанных из биполярных транзисторов . Хотя он улучшил производительность, он не мог конкурировать с более низкой ценой на память с магнитным сердечником. ^[10]

Ячейки памяти MOS [ править ]

Изобретение MOSFET ( полевого транзистора металл-оксид-полупроводник), также известного как MOS-транзистор, Мохамедом М. Аталлой и Давоном Кангом в Bell Labs в 1959 году ^[11] позволило на практике использовать металл-оксид - полупроводниковые (МОП) транзисторы в качестве элементов хранения ячеек памяти, функция, ранее выполняемая магнитными сердечниками . ^[12] Первые современные ячейки памяти были введены в 1964 году, когда Джон Шмидт разработал первый 64-битный р-канальных МОП ( МОП ) статическое оперативное запоминающее устройство (SRAM). ^{[13] [14]}

SRAM обычно имеет ячейки с шестью транзисторами , тогда как DRAM (динамическая память с произвольным доступом) обычно имеет ячейки с одним транзистором. ^{[15] [13]} В 1965 году электронный калькулятор Toshiba Toscal BC-1411 использовал форму емкостной биполярной памяти DRAM, хранящей 180-битные данные на дискретных ячейках памяти, состоящих из германиевых биполярных транзисторов и конденсаторов. ^{[16] [17]} Технология MOS является основой современной памяти DRAM. В 1966 году доктор Роберт Х. Деннард из исследовательского центра IBM Thomas J. Watson работал над MOS-памятью. Изучая характеристики технологии МОП, он обнаружил, что она способна создаватьконденсаторов , и что хранение заряда или отсутствие заряда на МОП-конденсаторе может представлять 1 и 0 бита, в то время как МОП-транзистор может управлять записью заряда на конденсатор. Это привело к его разработке ячейки памяти DRAM с одним транзистором. ^[18] В 1967 году Деннард подал патент на ячейку памяти DRAM с одним транзистором, основанную на технологии MOS. ^[19]

Первый коммерческий биполярный 64-битный SRAM был выпущен Intel в 1969 году с 3101 Schottky TTL . Год спустя был выпущен первый чип интегральной схемы DRAM , Intel 1103 , основанный на технологии MOS. К 1972 году он побил предыдущие рекорды по продажам полупроводниковой памяти . ^[20] Чипы DRAM в начале 1970-х годов имели ячейки с тремя транзисторами, прежде чем ячейки с одним транзистором стали стандартом с середины 1970-х годов. ^{[15] [13]}

CMOS- память была коммерциализирована RCA , которая выпустила 288-битную микросхему памяти CMOS SRAM в 1968 году. ^[21] CMOS-память изначально была медленнее, чем память NMOS , которая более широко использовалась компьютерами в 1970-х. ^[22] В 1978 году Hitachi представила процесс двухлуночной КМОП с  микросхемой памяти HM6147 (4 КБ SRAM), изготовленной по технологии 3 мкм . Микросхема HM6147 могла соответствовать производительности самой быстрой микросхемы памяти NMOS того времени, в то время как HM6147 также потреблял значительно меньше энергии. Обладая сопоставимой производительностью и гораздо меньшим энергопотреблением, двухканальный CMOS процесс в конечном итоге обогнал NMOS как наиболее распространенныйпроцесс производства полупроводников для компьютерной памяти в 1980-е годы. ^[22]

Двумя наиболее распространенными типами ячеек памяти DRAM с 1980-х годов были ячейки траншейного конденсатора и ячейки с пакетом конденсаторов. ^[23] Ячейки с канавками - это места, где отверстия (канавки) сделаны в кремниевой подложке, боковые стенки которой используются в качестве ячейки памяти, тогда как ячейки с пакетными конденсаторами являются самой ранней формой трехмерной памяти (3D-память), где Ячейки памяти уложены вертикально в трехмерную структуру ячеек. ^[24] Оба дебютировали в 1984 году, когда Hitachi представила память с траншейными конденсаторами, а Fujitsu - память с накопительными конденсаторами. ^[23]

Ячейки памяти MOS с плавающей запятой [ править ]

С плавающим затвором МОП - транзистор (FGMOS) был изобретен Давоном Канга и Саймона Sze в Bell Labs в 1967 г. ^[25] Они предложили концепцию ячеек памяти с плавающим затвором, с использованием FGMOS транзисторов, которые могут быть использованы для получения перепрограммируемой ROM (Read -только память). ^[26] Ячейки памяти с плавающим затвором позже стали основой для технологий энергонезависимой памяти (NVM), включая EPROM (стираемое программируемое ПЗУ), EEPROM (электрически стираемое программируемое ПЗУ) и флэш-память . ^[27]

Флэш-память была изобретена Фудзио Масуока в компании Toshiba в 1980 году. ^{[28] [29]} Масуока и его коллеги представили изобретение NOR flash в 1984 году ^[30], а затем NAND flash в 1987 году. ^[31] Многоуровневая ячейка (MLC). ) флэш-память была представлена ​​компанией NEC , которая продемонстрировала четырехуровневые ячейки в микросхеме флэш-памяти объемом 64 МБ , хранящей 2 бита на ячейку в 1996 году. ^[23] 3D V-NAND , где ячейки флэш-памяти укладываются вертикально с использованием трехмерной флэш-памяти с ловушкой заряда ( CTP), о которой впервые объявила компания Toshiba в 2007 году, ^[32] и впервые коммерчески произведен Samsung Electronics в 2013 году. ^{[33] [34]}

Реализация [ править ]

На следующих схемах подробно описаны три наиболее часто используемые реализации ячеек памяти:

• Ячейка динамической памяти с произвольным доступом (DRAM)
• Ячейка статической оперативной памяти (SRAM)
• Вьетнамки, такие как J / K, показанные ниже.

Операция [ править ]

Ячейка памяти DRAM [ править ]

Хранилище [ править ]

Запоминающим элементом ячейки памяти DRAM является конденсатор, обозначенный (4) на схеме выше. Заряд, накопленный в конденсаторе, со временем уменьшается, поэтому его значение необходимо периодически обновлять (считывать и перезаписывать). NMOS - транзистор (3) действует как ворота , чтобы позволить чтение или запись при открытии или хранении в закрытом состоянии . ^[35]

Чтение [ править ]

Для чтения строки Word (2) вводится логическая 1 (высокое напряжение) на затвор nMOS- транзистора (3), что делает его проводящим, и заряд, накопленный на конденсаторе (4), затем передается на разрядную линию (1). . Битовая линия будет иметь паразитную емкость (5), которая будет истощать часть заряда и замедлять процесс считывания. Емкость разрядной шины будет определять необходимый размер накопительного конденсатора (4). Это компромисс. Если накопительный конденсатор слишком мал, напряжению разрядной линии потребуется слишком много времени, чтобы подняться или даже не подняться выше порогового значения, необходимого усилителям на конце разрядной линии. Поскольку процесс считывания снижает заряд накопительного конденсатора (4), его значение перезаписывается после каждого считывания. ^[36]

Написание [ править ]

Процесс записи самый простой, желаемое значение логической 1 (высокое напряжение) или логического 0 (низкое напряжение) вводится в разрядную линию. Шина слов активирует nMOS- транзистор (3), соединяющий его с накопительным конденсатором (4). Единственная проблема заключается в том, чтобы держать его открытым достаточно времени, чтобы убедиться, что конденсатор полностью заряжен или разряжен, прежде чем выключить nMOS-транзистор (3). ^[36]

Ячейка памяти SRAM [ править ]

Хранилище [ править ]

Принцип работы ячейки памяти SRAM будет легче понять, если транзисторы с M1 по M4 нарисованы как логические вентили . Таким образом, становится ясно, что по своей сути хранилище ячеек построено с использованием двух инверторов с перекрестной связью . Этот простой цикл создает бистабильную схему. Логическая 1 на входе первого инвертора превращается в 0 на его выходе и подается на второй инвертор, который преобразует этот логический 0 обратно в логическую 1, возвращая то же значение на вход первого инвертора. Это создает стабильное состояние, которое не меняется со временем. Точно так же в другом стабильном состоянии схемы должен быть логический 0 на входе первого инвертора. После того, как он был дважды инвертирован, он также вернет то же значение. ^[37]

Следовательно, существует только два стабильных состояния, в которых может находиться схема:

• ${\ displaystyle \ scriptstyle Q}$ = 0 и   = 1${\ displaystyle \ scriptstyle {\ overline {Q}}}$
• ${\ displaystyle \ scriptstyle Q}$ = 1 и   = 0${\ displaystyle \ scriptstyle {\ overline {Q}}}$

Чтение [ править ]

Чтобы прочитать содержимое ячейки памяти, хранящейся в шлейфе, транзисторы M5 и M6 должны быть включены. когда они получают напряжение на свои вентили от словарной линии ( ), они становятся проводящими, и поэтому  значения и   передаются в битовую линию ( ) и ее дополнение ( ). ^[37] Наконец, эти значения усиливаются в конце битовых строк. ^[37]${\displaystyle \scriptstyle WL}$${\displaystyle \scriptstyle Q}$${\displaystyle \scriptstyle {\overline {Q}}}$${\displaystyle \scriptstyle BL}$${\displaystyle \scriptstyle {\overline {BL}}}$

Написание [ править ]

Процесс записи аналогичен, разница в том, что теперь новое значение, которое будет сохранено в ячейке памяти, передается в битовую строку ( ), а инвертированное - в ее дополнение ( ). Следующие транзисторы M5 и M6 открываются путем подачи логической единицы (высокое напряжение) в словарную шину ( ). Это эффективно подключает разрядные шины к стабильному контуру инвертора. Возможны два случая:${\displaystyle \scriptstyle BL}$${\displaystyle \scriptstyle {\overline {BL}}}$${\displaystyle \scriptstyle WL}$

1. Если значение цикла совпадает с новым управляемым значением, изменений нет.
2. Если значение цикла отличается от нового установленного значения, есть два конфликтующих значения, чтобы напряжение в разрядных линиях перезаписало выходной сигнал инверторов, размер транзисторов M5 и M6 должен быть больше, чем размер транзисторов транзисторы М1-М4. Это позволяет большему току протекать через первые и, следовательно, увеличивает напряжение в направлении нового значения, в какой-то момент контур будет усиливать это промежуточное значение до полной шины. ^[37]

Флип-флоп [ править ]

Триггер имеет множество различных реализаций, его элемент хранения, как правило, Защелка состоящую из затвора NAND петли или логический элемент петля с дополнительными воротами используется для реализации тактирования. Его значение всегда доступно для чтения в качестве вывода. Значение сохраняется до тех пор, пока оно не будет изменено в процессе установки или сброса. Триггеры обычно реализуются с использованием полевых МОП- транзисторов.

Плавающие ворота [ править ]

Ячейки памяти с плавающим затвором , основанные на транзисторах MOSFET с плавающим затвором , используются для большинства технологий энергонезависимой памяти (NVM), включая EPROM , EEPROM и флэш-память . ^[27] По словам Р. Беза и А. Пировано:

Ячейка памяти с плавающим затвором представляет собой МОП- транзистор с затвором, полностью окруженным диэлектриками (рис. 1.2), плавающим затвором (FG) и электрически управляемым управляющим затвором с емкостной связью (CG). Будучи электрически изолированным, FG действует как накопительный электрод для устройства ячейки. Заряд, вводимый в FG, сохраняется там, позволяя модулировать «кажущееся» пороговое напряжение (т. Е. VT, видимое из CG) транзистора ячейки. ^[27]

См. Также [ править ]

• Динамическая память с произвольным доступом
• Триггер (электроника)
• Молоток гребной
• Статическая память с произвольным доступом

Ссылки [ править ]