POWER4 представляет собой микропроцессор , разработанный International Business Machines (КУГ), реализующие на 64-битную PowerPC и PowerPC AS набор команд архитектуры . Выпущенный в 2001 году, POWER4 пришел на смену микропроцессорам POWER3 и RS64 и использовался в компьютерах RS / 6000 и AS / 400 , положив конец отдельной разработке микропроцессоров PowerPC для AS / 400. POWER4 был многоядерным микропроцессором с двумя ядрами на одном кристалле, первым невстроенным микропроцессором, который сделал это. [1]POWER4 Chip был первым коммерчески доступным многопроцессорным чипом. [2] Исходный POWER4 имел тактовую частоту 1,1 и 1,3 ГГц, в то время как расширенная версия POWER4 + достигала тактовой частоты 1,9 ГГц. PowerPC 970 является производным от POWER4.
Основная информация | |
---|---|
Запущен | 2001 г. |
Разработано | IBM |
Представление | |
Максимум. Тактовая частота процессора | От 1,1 ГГц до 1,9 ГГц |
Кеш | |
Кэш L1 | 64 + 32 кБ / ядро |
Кэш L2 | 1,41 МБ / чип |
Кэш L3 | 32 МБ вне чипа |
Архитектура и классификация | |
Мин. размер элемента | От 180 нм до 130 нм |
Набор инструкций | PowerPC (PowerPC v.2.00 / 01) |
Физические характеристики | |
Ядра |
|
История | |
Предшественник | POWER3 , RS64 |
Преемник | МОЩНОСТЬ5 |
Функциональная планировка
POWER4 имеет унифицированный кэш L2, разделенный на три равные части. Каждый из них имеет свой собственный независимый контроллер L2, который может передавать 32 байта данных за цикл. [ требуется пояснение ] Core Interface Unit (CIU) подключает каждый контроллер L2 либо к кэшу данных, либо к кешу инструкций в любом из двух процессоров. Некэшируемый (NC) модуль отвечает за обработку функций сериализации инструкций и выполнение любых некэшируемых операций в топологии хранилища. Есть контроллер кеш-памяти L3, но фактическая память находится вне кристалла. Контроллер шины GX управляет обменом данными между устройствами ввода-вывода, и есть две шины GX шириной 4 байта, одна входящая, а другая исходящая. Контроллер Fabric - это главный контроллер для сети шин, управляющий связью для обоих контроллеров L1 / L2, обмен данными между микросхемами POWER4 {4-полосная, 8-полосная, 16-полосная, 32-полосная} и MCM POWER4. Предоставляется функция трассировки и отладки, используемая для сбора данных при первом отказе. Также есть встроенная функция самотестирования (BIST) и блок мониторинга производительности (PMU). Поддерживается сброс при включении питания (POR).
Единицы исполнения
POWER4 реализует суперскалярную микроархитектуру за счет высокочастотного спекулятивного выполнения вне очереди с использованием восьми независимых исполнительных модулей. Это: два модуля с плавающей запятой (FP1-2), два модуля загрузки-сохранения (LD1-2), два модуля с фиксированной запятой (FX1-2), модуль ветвления (BR) и модуль условного регистра ( CR). Эти исполнительные блоки могут выполнять до восьми операций за такт (не включая блоки BR и CR):
- каждый блок с плавающей запятой может выполнить одно объединенное умножение-сложение за такт (две операции),
- каждый блок загрузки-сохранения может выполнять одну инструкцию за такт,
- каждый блок с фиксированной точкой может выполнять одну инструкцию за такт.
Этапы конвейера:
- Прогнозирование ветвей
- Получение инструкций
- Декодирование, взлом и формирование группы
- Групповая отправка и выдача инструкций
- Загрузка - работа блока хранения
- Загрузить Hit Store
- Магазин Hit Load
- Загрузка Hit Load
- Конвейер выполнения инструкций
Конфигурация с несколькими микросхемами
POWER4 также поставлялся в конфигурации с использованием многокристального модуля (MCM), содержащего четыре кристалла POWER4 в одном корпусе, с до 128 МБ общей кэш-памяти L3 ECC на каждый MCM.
Параметры
Тактовая частота ГГц | 1,3 ГГц | |
---|---|---|
Мощность | 115 Вт | 1,5 В при 1,1 ГГц |
Транзисторы | 174 миллиона | |
Ворота L | 90 нм | |
Оксид ворот | 2.3 нм | |
Металл-слой | подача | толщина |
M1 | 500 нм | 310 нм |
M2 | 630 нм | 310 нм |
М3-М5 | 630 нм | 420 нм |
M6 (MQ) | 1260 нм | 920 нм |
M7 (LM) | 1260 нм | 920 нм |
Диэлектрик | ~ 4,2 | |
Vdd | 1,6 В |
POWER4 +
POWER4 +, выпущенный в 2003 году, был улучшенной версией POWER4, работающей на частоте до 1,9 ГГц. [3] Он содержал 184 миллиона транзисторов, его размер составлял 267 мм 2 , и он был изготовлен по технологии 0,13 мкм SOI CMOS с восемью слоями медных межсоединений.
Смотрите также
Заметки
- ^ "Серверные процессоры IBM: RS64 и МОЩНОСТЬ" . Музей CPU Shack . 2011-01-24 . Проверено 17 апреля 2015 .
- ^ Уильям Столлингс, Компьютерная организация и архитектура , седьмое издание, -pp 44
- ^ «Дорожная карта IBM POWER» (PDF) . Спелеотров . IBM. 2006. с. 2 . Проверено 6 марта 2018 .
Рекомендации
- «Power4 фокусируется на пропускной способности памяти». (6 октября 1999 г.). Отчет микропроцессора .
- «Представление IBM Power4 продолжается». (20 ноября 2000 г.). Отчет микропроцессора .
- «Микроархитектура системы POWER4» (PDF) . IBM. Архивировано из оригинального (PDF) 07.11.2013 . Проверено 7 июня 2012 .
- JM Tendler; Дж. С. Додсон; JS Fields, Jr; Х. Ле и Б. Синхарой (2002). «Микроархитектура системы POWER4» . Журнал исследований и разработок IBM . 46 (1): 5–26. DOI : 10.1147 / rd.461.0005 . ISSN 0018-8646 . Проверено 21 июля 2006 .
- JD Warnock; Дж. М. Кити; Дж. Петровик; JG Clabes; CJ Kircher; BL Krauter; PJ Restle; Б.А. Зорич и С.Дж. Андерсон (2002). «Схема и физическое устройство микропроцессора POWER4» . Журнал исследований и разработок IBM . 46 (1): 27–52. DOI : 10.1147 / rd.461.0027 . ISSN 0018-8646 . Проверено 21 июля 2006 .