Из Википедии, бесплатной энциклопедии
Перейти к навигации Перейти к поиску

В вычислении , последовательное обнаружение присутствия ( СПД ) представляет собой стандартизированный способ для автоматического доступа информации о модуле памяти . Ранее 72-контактные модули SIMM включали пять контактов, которые обеспечивали пять бит данных параллельного обнаружения присутствия (PPD), но стандарт 168-контактных модулей DIMM был изменен на последовательное обнаружение присутствия, чтобы кодировать гораздо больше информации. [1]

Когда обычный современный компьютер включен, он начинает, делая при включении питания самотестирования (POST). Примерно с середины 1990-х годов этот процесс включает в себя автоматическую настройку оборудования, имеющегося в настоящее время. SPD - это аппаратная функция памяти, которая позволяет компьютеру узнать, какая память присутствует и какие тайминги памяти использовать для доступа к памяти.

Некоторые компьютеры полностью автоматически адаптируются к изменениям оборудования. В большинстве случаев существует специальная необязательная процедура для доступа к параметрам BIOS , чтобы просмотреть и, возможно, внести изменения в настройки. Возможно, появится возможность управлять тем, как компьютер использует данные SPD памяти - выбирать настройки, выборочно изменять тайминги памяти или, возможно, полностью отменять данные SPD (см. Разгон ).

Сохраненная информация [ править ]

Чтобы модуль памяти поддерживал SPD, стандарты JEDEC требуют, чтобы определенные параметры находились в младших 128 байтах EEPROM, расположенного на модуле памяти. Эти байты содержат параметры синхронизации, производителя, серийный номер и другую полезную информацию о модуле. Устройства, использующие память, автоматически определяют ключевые параметры модуля, считывая эту информацию. Например, данные SPD в модуле SDRAM могут предоставлять информацию о задержке CAS, чтобы система могла правильно ее установить без вмешательства пользователя.

Доступ к SPD EEPROM осуществляется с помощью SMBus , варианта протокола I²C . Это сокращает количество коммуникационных контактов на модуле до двух: тактовый сигнал и сигнал данных. EEPROM имеет общие контакты заземления с RAM, имеет свой собственный вывод питания и три дополнительных контакта (SA0–2) для идентификации слота, которые используются для присвоения EEPROM уникального адреса в диапазоне 0x50–0x57. Линии связи могут использоваться не только 8 модулями памяти, одна и та же шина SMBus обычно используется на материнских платах для задач мониторинга состояния системы, таких как считывание напряжения источника питания, температуры процессора и скорости вращения вентилятора.

EEPROM SPD также отвечают на адреса I²C 0x30–0x37, если они не защищены от записи, а расширение (серия TSE) использует адреса 0x18–0x1F для доступа к дополнительному встроенному датчику температуры. Все эти значения представляют собой семибитные адреса I²C, образованные префиксом кода идентификатора типа устройства (DTIC) с SA0-2: один использует для чтения (1100) из слота 3 110 0011 = 0x33. С последним битом чтения / записи он формирует 8-битный код выбора устройства. [2] Обратите внимание, что семантика идентификатора слота отличается для операций защиты от записи: для них они могут вообще не передаваться контактами SA. [3]

До SPD микросхемы памяти обнаруживались с помощью параллельного обнаружения присутствия (PPD). PPD использовал отдельный вывод для каждого бита информации, что означало, что можно было сохранить только скорость и плотность модуля памяти из-за ограниченного пространства для выводов.

SDR SDRAM [ править ]

Устройство памяти на модуле SDRAM , содержащее данные SPD (обведено красным)

Первая спецификация SPD была выпущена JEDEC и ужесточена Intel как часть спецификации памяти PC100 . [4] Большинство значений указаны в десятичной двоичной форме. Самый старший полубайт может содержать значения от 10 до 15, а в некоторых случаях может быть выше. В таких случаях вместо этого используются кодировки для 1, 2 и 3 для кодирования 16, 17 и 18. Старший полубайт 0 зарезервирован для представления «неопределенного».

ПЗУ SPD определяет до трех таймингов DRAM для трех задержек CAS, заданных битами в байте 18. Сначала идет самая высокая задержка CAS (самая быстрая тактовая частота), затем две более низкие задержки CAS с постепенно снижающимися тактовыми частотами.

Содержимое SPD для SDR SDRAM [5]
БайтНемногоЗаметки
(реш.)(шестнадцатеричный.)76543210
00x00Количество присутствующих байтовОбычно 128
10x01log 2 (размер SPD EEPROM)Обычно 8 (256 байт)
20x02Базовый тип памяти (4: SPD SDRAM)
30x03Банк 2 бит адреса строки (0–15)Биты адреса строки банка 1 (1–15)Банк 2 равен 0, если он совпадает с банком 1
40x04Биты адреса столбца банка 2 (0–15)Биты адреса столбца банка 1 (1–15)Банк 2 равен 0, если он совпадает с банком 1
50x05Количество банков RAM в модуле (1–255)Обычно 1 или 2
60x06Младший байт ширины данных модуляОбычно 64 или 72 для модулей DIMM с ECC
70x07Ширина данных модуля, старший байт0, если ширина ≥ 256 бит
80x08Уровень напряжения интерфейса этой сборки (не совпадает с напряжением питания V cc ) (0–4)Декодировано поиском по таблице
90x09Наносекунды (0–15)Десятые доли наносекунды (0,0–0,9)Время цикла часов при максимальной задержке CAS
100x0aНаносекунды (0–15)Десятые доли наносекунды (0,0–0,9)Время доступа к SDRAM с часов (t AC )
110x0bТип конфигурации DIMM (0–2): без ECC, четность, ECCПоиск по таблице
120x0cСебяПериод обновления (0–5): 64, 256, 128, 32, 16, 8 кГцОбновить требования
130x0dБанк 2 2 ×Ширина первичной SDRAM банка 1 (1–127, обычно 8)Ширина устройств SDRAM данных банка 1. Банк 2 может иметь одинаковую ширину или 2 × ширину, если установлен бит 7.
140x0eБанк 2 2 ×Ширина ECC SDRAM банка 1 (0–127)Ширина устройств SDRAM с ECC / четностью банка 1. Банк 2 может иметь одинаковую ширину или 2 × ширину, если установлен бит 7.
150x0fЗадержка часов для случайных чтений столбцовОбычно 1
160x10Страница---8421Поддерживаемые длины пакетов (растровое изображение)
170x11Банков на устройство SDRAM (1–255)Обычно 2 или 4
180x12-7654321Поддерживаемые задержки CAS (растровое изображение)
190x13-6543210Поддерживаемые задержки CS (растровое изображение)
200x14-6543210Поддерживаются задержки WE (растровое изображение)
21 год0x15-ИзбыточныйDiff. ЧасыЗарегистрированные данныеБуферизованные данныеВстроенная ФАПЧЗарегистрированный адрес.Буферизованный адрес.Растровое изображение функции модуля памяти
220x16--Верхний допуск V cc (напряжение питания)Нижний допуск V cc (напряжение питания)Запись / 1 чтениеПредварительно зарядить всеАвтоматическая предзарядкаРанняя предварительная зарядка RASФункция чипа памяти поддерживает растровое изображение
230x17Наносекунды (4–18)Десятые доли наносекунды (0–9: 0,0–0,9)Время такта при средней задержке CAS
240x18Наносекунды (4–18)Десятые доли наносекунды (0–9: 0,0–0,9)Время доступа к данным с часов (t AC )
250x19Наносекунды (1–63)0,25 нс (0–3: 0,00–0,75)Время такта при короткой задержке CAS.
260x1aНаносекунды (1–63)0,25 нс (0–3: 0,00–0,75)Время доступа к данным с часов (t AC )
270x1bНаносекунды (1–255)Минимальное время предварительной зарядки ряда (t RP )
28 год0x1cНаносекунды (1–255)Минимальная задержка между активной строкой и активной строкой (t RRD )
290x1dНаносекунды (1–255)Минимальная задержка от RAS до CAS (t RCD )
300x1eНаносекунды (1–255)Минимальное время от активации до предварительной зарядки (t RAS )
31 год0x1f512 МБ256 МБ128 МБ64 МБ32 МБ16 МБ8 МБ4 МБПлотность банка модулей (bitmap). Два бита устанавливаются, если банки разного размера.
320x20Знак (1: -)Наносекунды (0–7)Десятые доли наносекунды (0–9: 0,0–0,9)Время установки адреса / команды с часов
330x21Знак (1: -)Наносекунды (0–7)Десятые доли наносекунды (0–9: 0,0–0,9)Время удержания адреса / команды после часов
340x22Знак (1: -)Наносекунды (0–7)Десятые доли наносекунды (0–9: 0,0–0,9)Установка времени ввода данных с часов
35 год0x23Знак (1: -)Наносекунды (0–7)Десятые доли наносекунды (0–9: 0,0–0,9)Время удержания ввода данных после часов
36–610x24–0x3dЗарезервированныйДля будущей стандартизации
620x3eОсновная версия (0–9)Незначительная редакция (0–9)Уровень ревизии СПД; например, 1.2
630x3fКонтрольная суммаСумма байтов 0–62, не инвертируемая
64–710x40–47Производитель JEDEC id.Хранится с прямым порядком байтов, завершение с нулевым дополнением
720x48Место изготовления модуляКод производителя
73–900x49–0x5aНомер детали модуляASCII, заполненный пробелами
91–920x5b – 0x5cКод версии модуляКод производителя
930x5dДесятки лет (0–9: 0–90)Годы (0–9)Дата изготовления (YYWW)
940x5eДесятки недель (0–5: 0–50)Недели (0–9)
95–980x5f – 0x62Серийный номер модуляКод производителя
99–1250x63–0x7fДанные производителяМожет быть улучшен профиль производительности
1260x7e0x66 [ sic ] для 66 МГц, 0x64 для 100 МГцПоддержка частоты Intel
1270x7fCLK0CLK1CLK3CLK390/100 ° СCL3CL2Параллельная точка доступаРастровое изображение функции Intel

DDR SDRAM [ править ]

Формат DDR DIMM SPD является расширением формата SDR SDRAM. В основном диапазоны параметров масштабируются для соответствия более высоким скоростям.

Содержимое SPD для DDR SDRAM [6]
БайтНемногоЗаметки
(реш.)(шестнадцатеричный.)76543210
00x00Количество записанных байтовОбычно 128
10x01log 2 (размер SPD EEPROM)Обычно 8 (256 байт)
20x02Базовый тип памяти (7 = DDR SDRAM)
30x03Банк 2 бит адреса строки (0–15)Биты адреса строки банка 1 (1–15)Банк 2 равен 0, если он совпадает с банком 1.
40x04Биты адреса столбца банка 2 (0–15)Биты адреса столбца банка 1 (1–15)Банк 2 равен 0, если он совпадает с банком 1.
50x05Количество банков RAM в модуле (1–255)Обычно 1 или 2
60x06Младший байт ширины данных модуляОбычно 64 или 72 для модулей DIMM с ECC
70x07Ширина данных модуля, старший байт0, если ширина ≥ 256 бит
80x08Уровень напряжения интерфейса этой сборки (не совпадает с напряжением питания V cc ) (0–5)Декодировано поиском по таблице
90x09Наносекунды (0–15)Десятые доли наносекунды (0,0–0,9)Время тактового цикла при максимальной задержке CAS.
100x0aДесятые доли наносекунды (0,0–0,9)Сотые доли наносекунд (0,00–0,09)Время доступа к SDRAM с часов (t AC )
110x0bТип конфигурации DIMM (0–2): без ECC, четность, ECCПоиск по таблице
120x0cСебяПериод обновления (0–5): 64, 256, 128, 32, 16, 8 кГцОбновить требования
130x0dБанк 2 2 ×Ширина первичной SDRAM банка 1 (1–127)Ширина устройств SDRAM данных банка 1. Банк 2 может иметь одинаковую ширину или 2 × ширину, если установлен бит 7.
140x0eБанк 2 2 ×Ширина ECC SDRAM банка 1 (0–127)Ширина устройств SDRAM с ECC / четностью банка 1. Банк 2 может иметь одинаковую ширину или 2 × ширину, если установлен бит 7.
150x0fЗадержка часов для случайных чтений столбцовОбычно 1
160x10Страница---8421Поддерживаемые длины пакетов (растровое изображение)
170x11Банков на устройство SDRAM (1–255)Обычно 4
180x12-43.532,521.51Поддерживаемые задержки CAS (растровое изображение)
190x13-6543210Поддерживаемые задержки CS (растровое изображение)
200x14-6543210Поддерживаются задержки WE (растровое изображение)
21 год0x15-ИксЧасы дифференциалаВнешнее включение переключателя на полевых транзисторахВстроенный переключатель FETВстроенная ФАПЧЗарегистрированоБуферизованныйРастровое изображение функции модуля памяти
220x16Быстрая точка доступаПараллельная автоматическая предзарядкаВерхний допуск V cc (напряжение питания)Нижний допуск V cc (напряжение питания)---Включает слабый драйверРастровое изображение функции микросхемы памяти
230x17Наносекунды (0–15)Десятые доли наносекунды (0,0–0,9)Время такта при средней задержке CAS.
240x18Десятые доли наносекунды (0,0–0,9)Сотые доли наносекунд (0,00–0,09)Время доступа к данным с часов (t AC )
250x19Наносекунды (0–15)Десятые доли наносекунды (0,0–0,9)Время такта при короткой задержке CAS.
260x1aДесятые доли наносекунды (0,0–0,9)Сотые доли наносекунд (0,00–0,09)Время доступа к данным с часов (t AC )
270x1bНаносекунды (1–63)0,25 нс (0–0,75)Минимальное время предварительной зарядки ряда (t RP )
28 год0x1cНаносекунды (1–63)0,25 нс (0–0,75)Минимальная задержка между активной строкой и активной строкой (t RRD )
290x1dНаносекунды (1–63)0,25 нс (0–0,75)Минимальная задержка от RAS до CAS (t RCD )
300x1eНаносекунды (1–255)Минимальное время от активации до предварительной зарядки (t RAS )
31 год0x1f512 МБ256 МБ128 МБ64 МБ32 МБ16 МиБ /
4 ГиБ		8 МБ /
2 ГБ		4 МиБ /
1 ГиБ		Плотность банка модулей (bitmap). Два бита устанавливаются, если банки разного размера.
320x20Десятые доли наносекунды (0,0–0,9)Сотые доли наносекунд (0,00–0,09)Время установки адреса / команды с часов
330x21Десятые доли наносекунды (0,0–0,9)Сотые доли наносекунд (0,00–0,09)Время удержания адреса / команды после часов
340x22Десятые доли наносекунды (0,0–0,9)Сотые доли наносекунд (0,00–0,09)Установка времени ввода данных с часов
35 год0x23Десятые доли наносекунды (0,0–0,9)Сотые доли наносекунд (0,00–0,09)Время удержания ввода данных после часов
36–400x24–0x28ЗарезервированныйИнформация о суперсете
41 год0x29Наносекунды (1–255)Минимальное время активности / обновления (t RC )
420x2aНаносекунды (1–255)Минимальное обновление до времени активности / обновления (t RFC )
43 год0x2bНаносекунды (1–63 или 255: без максимума)0,25 нс (0–0,75)Максимальное время такта (t CK макс.)
44 год0x2cСотые доли наносекунд (0,01–2,55)Максимальный перекос, DQS на любой DQ. (t DQSQ макс.)
450x2dДесятые доли наносекунды (0,0–1,2)Сотые доли наносекунд (0,00–0,09)Коэффициент перекоса удержания данных при чтении (т QHS )
460x2eЗарезервированныйДля будущей стандартизации
470x2f-ВысотаВысота модуля DIMM, поиск по таблице
48–610x30–0x3dЗарезервированныйДля будущей стандартизации
620x3eОсновная версия (0–9)Незначительная редакция (0–9)Уровень ревизии SPD, 0,0 или 1,0
630x3fКонтрольная суммаСумма байтов 0–62, не инвертируемая
64–710x40–47Производитель JEDEC id.Хранится с прямым порядком байтов, завершение с нулевым дополнением
720x48Место изготовления модуляКод производителя
73–900x49–0x5aНомер детали модуляASCII, заполненный пробелами
91–920x5b – 0x5cКод версии модуляКод производителя
930x5dДесятки лет (0–90)Годы (0–9)Дата изготовления (YYWW)
940x5eДесятки недель (0–50)Недели (0–9)
95–980x5f – 0x62Серийный номер модуляКод производителя
99–1270x63–0x7fДанные производителяМожет быть улучшен профиль производительности

DDR2 SDRAM [ править ]

В стандарт DDR2 SPD внесен ряд изменений, но он примерно аналогичен приведенному выше. Одно примечательное исключение - сбивающая с толку и мало используемая поддержка модулей DIMM с двумя уровнями разного размера.

Для полей времени цикла (байты 9, 23, 25 и 49), которые закодированы в BCD , некоторые дополнительные кодировки определены для десятых разряда, чтобы точно представить некоторые общие моменты времени:

Расширения DDR2 BCD
ШестигранникДвоичныйЗначимость
А10100,25 (¼)
B10110,33 (⅓)
C11000,66 (⅔)
D11010,75 (¾)
E11100.875 (⅞, расширение Nvidia XMP)
F1111Зарезервированный
Содержимое SPD для DDR2 SDRAM [7]
БайтНемногоЗаметки
ДекабрьШестигранник76543210
00x00Количество записанных байтовОбычно 128
10x01log 2 (размер SPD EEPROM)Обычно 8 (256 байт)
20x02Базовый тип памяти (8 = DDR2 SDRAM)
30x03ЗарезервированныйБиты адреса строки (1–15)
40x04ЗарезервированныйБиты адреса столбца (1–15)
50x05Вертикальная высотаКуча?ConC?Ранги − 1 (1–8)Обычно 0 или 1, что означает 1 или 2
60x06Ширина данных модуляОбычно 64 или 72 для модулей DIMM с ECC
70x07Зарезервированный
80x08Уровень напряжения интерфейса этой сборки (не совпадает с напряжением питания V cc ) (0–5)Декодируется поиском по таблице.
Обычно 5 = SSTL 1,8 В
90x09Наносекунды (0–15)Десятые доли наносекунды (0,0–0,9)Время тактового цикла при максимальной задержке CAS.
100x0aДесятые доли наносекунды (0,0–0,9)Сотые доли наносекунд (0,00–0,09)Время доступа к SDRAM с часов (t AC )
110x0bТип конфигурации DIMM (0–2): без ECC, четность, ECCПоиск по таблице
120x0cСебяПериод обновления (0–5): 64, 256, 128, 32, 16, 8 кГцОбновить требования
130x0dШирина первичной SDRAM (1–255)Обычно 8 (модуль построен из 8 частей) или 16
140x0eШирина ECC SDRAM (0–255)Ширина банковских устройств SDRAM с ECC / четностью. Обычно 0 или 8.
150x0fЗарезервированный
160x10----84--Поддерживаемые длины пакетов (растровое изображение)
170x11Банков на устройство SDRAM (1–255)Обычно 4 или 8
180x12765432--Поддерживаемые задержки CAS (растровое изображение)
190x13Зарезервированный
200x14--Мини-UDIMMМини-RDIMMMicro-DIMMSO-DIMMUDIMMRDIMMТип DIMM этой сборки (растровое изображение)
21 год0x15-Модуль аналитический зонд-Внешнее включение переключателя на полевых транзисторах----Растровое изображение функции модуля памяти
220x16-------Включает слабый драйверРастровое изображение функции микросхемы памяти
230x17Наносекунды (0–15)Десятые доли наносекунды (0,0–0,9)Время такта при средней задержке CAS.
240x18Десятые доли наносекунды (0,0–0,9)Сотые доли наносекунд (0,00–0,09)Время доступа к данным с часов (t AC )
250x19Наносекунды (0–15)Десятые доли наносекунды (0,0–0,9)Время такта при короткой задержке CAS.
260x1aДесятые доли наносекунды (0,0–0,9)Сотые доли наносекунд (0,00–0,09)Время доступа к данным с часов (t AC )
270x1bНаносекунды (1–63)1/4 нс (0–0,75)Минимальное время предварительной зарядки ряда (t RP )
28 год0x1cНаносекунды (1–63)1/4 нс (0–0,75)Минимальная задержка между активной строкой и активной строкой (t RRD )
290x1dНаносекунды (1–63)1/4 нс (0–0,75)Минимальная задержка от RAS до CAS (t RCD )
300x1eНаносекунды (1–255)Минимальное время от активации до предварительной зарядки (t RAS )
31 год0x1f512 МБ256 МБ128 МБ16 ГиБ8 ГиБ4 ГиБ2 ГиБ1 ГиБРазмер каждого ранга (битовая карта).
320x20Десятые доли наносекунды (0,0–1,2)Сотые доли наносекунд (0,00–0,09)Время установки адреса / команды с часов
330x21Десятые доли наносекунды (0,0–1,2)Сотые доли наносекунд (0,00–0,09)Время удержания адреса / команды после часов
340x22Десятые доли наносекунды (0,0–0,9)Сотые доли наносекунд (0,00–0,09)Время настройки ввода данных из строба
35 год0x23Десятые доли наносекунды (0,0–0,9)Сотые доли наносекунд (0,00–0,09)Время удержания ввода данных после строба
360x24Наносекунды (1–63)0,25 нс (0–0,75)Минимальное время восстановления записи (t WR )
370x25Наносекунды (1–63)0,25 нс (0–0,75)Внутренняя задержка команды записи для чтения (t WTR )
380x26Наносекунды (1–63)0,25 нс (0–0,75)Внутреннее чтение для задержки команды предварительной зарядки (t RTP )
390x27ЗарезервированныйЗарезервировано для "анализа памяти характеристик датчика"
400x28-t RC дробное нс (0–5):
0, 0,25, 0,33, 0,5, 0,66, 0,75		t RFC дробное число нс (0–5):
0, 0,25, 0,33, 0,5, 0,66, 0,75		t RFC + 256 нсРасширение байтов 41 и 42.
41 год0x29Наносекунды (1–255)Минимальное время активности / обновления (t RC )
420x2aНаносекунды (1–255)Минимальное обновление до времени активности / обновления (t RFC )
43 год0x2bНаносекунды (0–15)Десятые доли наносекунды (0,0–0,9)Максимальное время тактового цикла (t CK max)
44 год0x2cСотые доли наносекунд (0,01–2,55)Максимальный перекос, DQS на любой DQ. (t DQSQ макс.)
450x2dСотые доли наносекунд (0,01–2,55)Коэффициент перекоса удержания данных при чтении (т QHS )
460x2eМикросекунды (1–255)Время повторной блокировки PLL
47–610x2f – 0x3dЗарезервированныйДля будущей стандартизации.
620x3eОсновная версия (0–9)Незначительная доработка (0,0–0,9)Уровень ревизии SPD, обычно 1.0
630x3fКонтрольная суммаСумма байтов 0–62, не инвертируется
64–710x40–47Производитель JEDEC IDСохраненный прямой порядок байтов, завершающий нулевой блок
720x48Место изготовления модуляКод производителя
73–900x49–0x5aНомер детали модуляASCII, заполненный пробелами (ограничен (, -,), A – Z, a – z, 0–9, пробел)
91–920x5b – 0x5cКод версии модуляКод производителя
930x5dГоды с 2000 г. (0–255)Дата изготовления (YYWW)
940x5eНедели (1–52)
95–980x5f – 0x62Серийный номер модуляКод производителя
99–1270x63–0x7fДанные производителяМожет быть улучшен профиль производительности

DDR3 SDRAM [ править ]

Стандарт DDR3 SDRAM значительно пересматривает и упрощает структуру содержимого SPD. Вместо ряда наносекундных полей в кодировке BCD некоторые единицы «временной развертки» задаются с высокой точностью, а различные параметры синхронизации кодируются как кратные этой базовой единице. [8] Кроме того, отказались от практики указания различных значений времени в зависимости от задержки CAS; теперь есть только один набор временных параметров.

Версия 1.1 позволяет выражать некоторые параметры как значение «средней временной развертки» плюс (со знаком, –128 +127) поправку «точной временной развертки». Обычно средняя развертка составляет 1/8 нс (125 пс), а точная временная развертка составляет 1, 2,5 или 5 пс. Для совместимости с более ранними версиями, в которых отсутствует коррекция, среднее значение временной базы обычно округляется в большую сторону, а значение коррекции отрицательное. Таким образом работают следующие ценности:

Двухчастные временные параметры DDR3 SPD
Байт MTBБайт FTBЗначение
1234t CK min, минимальный тактовый период
1635 годt AA min, минимальное время задержки CAS
1836t Мин. УЗО , минимальная задержка от RAS # до CAS #
2037t RP min, минимальная задержка предварительной зарядки ряда
21, 2338t RC min, минимальная задержка активного и активного / предварительной зарядки
Содержимое SPD для DDR3 SDRAM [9] [10]
БайтНемногоЗаметки
ДекабрьШестигранник76543210
00x00Исключить серийный номер из CRCВсего байт SPD (undef / 256)Используемые байты SPD (undef / 128/176/256)
10x01Основная доработка СПДМладшая редакция СПД1.0, 1.1, 1.2 или 1.3
20x02Базовый тип памяти (11 = DDR3 SDRAM)Тип микросхем RAM
30x03ЗарезервированныйТип модуляТип модуля; например, 2 = небуферизованный DIMM, 3 = SO-DIMM, 11 = LRDIMM
40x04-Биты адреса банка − 3log 2 (бит на чип) −28Ноль означает 8 банков, 256 Mibit.
50x05-Биты адреса строки-12Биты адреса столбца-9
60x06Зарезервированный1,25 В1,35 ВНе 1,5 ВПоддерживаемые напряжения модулей. 1,5 В. По умолчанию.
70x07-разряды − 1log 2 (битов ввода / вывода на микросхему) −2Организация модуля
80x08-Биты ECC (001 = 8)log 2 (биты данных) −30x03 для 64-битных модулей DIMM без ECC.
90x09Дивиденд, пикосекунды (1–15)Делитель, пикосекунды (1–15)Fine Time Base, дивиденд / делитель
100x0aДивиденд, наносекунды (1–255)Средняя временная база, дивиденд / делитель; обычно 1/8
110x0bДелитель, наносекунды (1–255)
120x0cМинимальное время цикла t CK minКратно МТБ
130x0dЗарезервированный
140x0e1110987654Поддерживаемые задержки CAS (растровое изображение)
150x0f-18171615141312
160x10Минимальное время задержки CAS, t AA мин.В кратных MTB; например, 80/8 нс.
170x11Минимальное время восстановления записи, t WR minВ кратных MTB; например, 120/8 нс.
180x12Минимальное время задержки от РАС до КАС, t УЗО мин.В кратных MTB; например, 100/8 нс.
190x13Минимальное время активной задержки от строки к строке, t RRD minВ кратных MTB; например, 60/8 нс.
200x14Минимальное время предварительной зарядки ряда, т RP мин.В кратных MTB; например, 100/8 нс.
21 год0x15t RC min, биты 11: 8t RAS min, биты 11: 8Старшие 4 бита байтов 23 и 22
220x16Минимальное время активности, t RAS min, биты 7: 0В кратных MTB; например, 280/8 нс.
230x17Минимум от активного к активному / обновлению, t RC min, биты 7: 0В кратных MTB; например, 396/8 нс.
240x18Минимальная задержка восстановления при обновлении, t RFC min, биты 7: 0В кратных MTB; например, 1280/8 нс.
250x19Минимальная задержка восстановления при обновлении, t RFC min, бит 15: 8
260x1aМинимальная внутренняя задержка записи в чтение, t WTR minВ кратных MTB; например, 60/8 нс.
270x1bМинимальное внутреннее считывание для задержки предварительной зарядки, t RTP мин.В кратных MTB; например, 60/8 нс.
28 год0x1cЗарезервированныйt FAW мин, биты 11: 8В кратных MTB; например, 240/8 нс.
290x1dМинимум четыре задержки активации окна t FAW min, биты 7: 0
300x1eDLL-off-RZQ / 7RZQ / 6Дополнительные функции SDRAM поддерживают растровое изображение
31 год0x1fPASR-ODTSASRETR 1 ×ETR (95 ° C)Параметры теплового режима и обновления SDRAM
320x20Настоящее времяТочность (подлежит уточнению; в настоящее время 0 = не определено)Имеется термодатчик DIMM?
330x21Nonstd.Количество кубиков-Сигнальная нагрузкаНестандартный тип устройства SDRAM (например, многослойный кристалл)
340x22t CK мин. поправка (новое для 1.1)Знаковое кратное FTB, добавленное к байту 12
35 год0x23t AA мин. поправка (новое в 1.1)Знаковое кратное FTB, добавленное к байту 16
360x24t Мин. коррекция УЗО (новое для 1.1)Знаковое кратное FTB, добавленное к байту 18
370x25t RP мин. поправка (новое для 1.1)Знаковое кратное FTB, добавленное к байту 20
380x26t RC мин. поправка (новое в 1.1)Знаковое кратное FTB, добавленное к байту 23
39–400x27–0x28ЗарезервированныйДля будущей стандартизации.
41 год0x29Зависит от поставщикаt MAWМаксимальный счетчик активации (MAC) (непроверено / 700k / 600k /.../ 200k / зарезервировано / ∞)Для смягчения ударных нагрузок
42–590x2a – 0x3bЗарезервированныйДля будущей стандартизации.
600x3c-Высота модуля, мм (1–31,> 45)Номинальная высота модуля
610x3dТолщина спинки, мм (1–16)Толщина фасада, мм (1–16)Толщина модуля, значение = ceil (мм) - 1
620x3eДизайнРедакцияНомер конструкции JEDECИспользован эталонный дизайн JEDEC (11111 = нет)
63–1160x3f – 0x74Специфичный для модуля разделРазличия между зарегистрированными и небуферизованными
1170x75Идентификатор производителя модуля, лсбайтНазначено JEP-106
1180x76ID производителя модуля, мсбайт
1190x77Место изготовления модуляКод производителя
1200x78Десятки летГодыГод изготовления (BCD)
1210x79Десятки недельНеделиПроизводственная неделя (BCD)
122–1250x7a – 0x7dСерийный номер модуляКод производителя
126–1270x7e – 0x7fСПД ЦРК-16Включает байты 0–116 или 0–125; см. байт 0 бит 7
128–1450x80–0x91Номер детали модуляПодмножество ASCII, заполненное пробелами
146–1470x92–0x93Код версии модуляОпределяется поставщиком
148–1490x94–0x95ID производителя DRAMВ отличие от производителя модуля
150–1750x96–0xAFДанные производителя
176–2550xB0–0xFFДоступно для использования клиентами

Емкость памяти модуля может быть вычислена из байтов 4, 7 и 8. Ширина модуля (байт 8), деленная на количество бит на чип (байт 7), дает количество чипов на ранг. Затем это можно умножить на емкость каждого кристалла (байт 4) и количество рангов микросхем в модуле (обычно 1 или 2, начиная с байта 7).

DDR4 SDRAM [ править ]

Стандарт DDR4 SDRAM "Annex L" для SPD изменяет используемый модуль EEPROM. Вместо старых 256-байтовых EEPROM, совместимых с AT24C02, JEDEC теперь определяет новый нестандартный тип EE1004 с двумя страницами на уровне SMBus, каждая из которых имеет 256 байтов. В новой памяти по-прежнему используются старые адреса 0x50–0x57, но два дополнительных адреса 0x36 (SPA0) и 0x37 (SPA1) теперь используются для приема команд для выбора текущей активной страницы для шины, что является формой переключения банка . [11] Внутри каждая логическая страница делится на два физических блока по 128 байтов каждый, всего четыре блока по 512 байтов. [12] Другая семантика для "специальных" диапазонов адресов остается прежней,хотя защита от записи теперь адресуется блоками, и теперь требуется высокое напряжение на SA0 для изменения ее статуса.[13]

Приложение L определяет несколько различных макетов, которые могут быть вставлены в 512-байтовый (из которых определено максимум 320 байтов) шаблон, в зависимости от типа модуля памяти. Определения битов аналогичны DDR3. [12]

Содержимое SPD для DDR4 SDRAM [14]
БайтНемногоЗаметки
ДекабрьШестигранник76543210
00x00Использовано байтов SPD
10x01SPD ревизия nОбычно 0x10, 0x11, 0x12
20x02Базовый тип памяти (12 = DDR4 SDRAM)Тип микросхем RAM
30x03ЗарезервированныйТип модуляТип модуля; например, 2 = небуферизованный DIMM, 3 = SO-DIMM, 11 = LRDIMM
40x04Биты группы банковБиты адреса банка − 2Общая емкость SDRAM на кристалл в МбНоль означает отсутствие групп банков, 4 банка, 256 Mibit.
50x05ЗарезервированныйБиты адреса строки-12Биты адреса столбца-9
60x06Тип первичного пакета SDRAMКоличество кубиковЗарезервированныйЗагрузка сигнала
70x07ЗарезервированныйМаксимальное окно активации (tMAW)Максимальное количество активаций (MAC)Дополнительные функции SDRAM
80x08ЗарезервированныйПараметры теплового режима и обновления SDRAM
90x09Почтовый ремонт пакетов (PPR)Мягкий ППРЗарезервированныйДругие дополнительные функции SDRAM
100x0aТип пакета SDRAMКоличество кубиков − 1Коэффициент плотности DRAMЗагрузка сигналаТип вторичного SDRAM пакета
110x0bЗарезервированныйФлаг EndurantДействующий флагНоминальное напряжение модуля, ВДД
120x0cЗарезервированныйСочетание ранговКоличество пакетов на DIMM − 1Ширина устройства SDRAMОрганизация модуля
130x0dЗарезервированныйУвеличение ширины автобусаШирина основной шиныРазрядность шины памяти модуля в битах
140x0eТермодатчикЗарезервированныйМодуль термодатчика
150x0fЗарезервированныйТип расширенного базового модуля
160x10Зарезервированный
170x11ЗарезервированныйСредняя временная развертка (MTB)Точная временная развертка (FTB)Измеряется в пс.
180x12Минимальное время цикла SDRAM, т CKAVG мин.В кратных MTB; например, 100/8 нс.
190x13Максимальное время цикла SDRAM, т CKAVG maxВ кратных MTB; например, 60/8 нс.
200x141413121110987Поддерживаемые задержки CAS битовая маска
21 год0x152221 год201918171615Поддерживаемые задержки CAS битовая маска
220x16302928 год2726252423Поддерживаемые задержки CAS битовая маска
230x17Низкий диапазон CLЗарезервированный3635 год34333231 годПоддерживаемые задержки CAS битовая маска
240x18Минимальное время задержки CAS, t AA мин.В кратных MTB; например, 1280/8 нс.
250x19Минимальное время задержки от РАС до КАС, t УЗО мин.В кратных MTB; например, 60/8 нс.
260x1aМинимальное время задержки предварительной зарядки ряда, t RP мин.В кратных MTB; например, 60/8 нс.
270x1bВерхние полубайты для t RAS min и t RC min
28 год0x1cМинимальное время задержки от активного до предварительной зарядки, t RAS min младший значащий байтКратно МТБ
290x1dМинимальное время задержки от активного к активному / обновлению, t RC min младший значащий байтКратно МТБ
300x1eМинимальное время задержки восстановления при обновлении, t RFC1 min младший байтКратно МТБ
31 год0x1fМинимальное время задержки восстановления при обновлении, t RFC1 min старший значащий байтКратно МТБ
320x20Минимальное время задержки восстановления при обновлении, t RFC2 min младший значащий байтКратно МТБ
330x21Минимальное время задержки восстановления при обновлении, t RFC2 min старший значащий байтКратно МТБ
340x22Минимальное время задержки восстановления при обновлении, t RFC4 min младший значащий байтКратно МТБ
35 год0x23Минимальное время задержки восстановления при обновлении, t RFC4 min старший значащий байтКратно МТБ
360x24Зарезервированныйt FAW min старший значащий полубайт
370x25Минимум четыре времени задержки окна активации, t FAW min младший байтКратно МТБ
380x26Минимальная активация для активации времени задержки, t RRD_S min, другая группа банковКратно МТБ
390x27Минимальная активация для активации времени задержки, t RRD_L мин, та же группа банковКратно МТБ
400x28Минимальное время задержки CAS в CAS, t CCD_L мин, та же группа банковКратно МТБ
41 год0x29Верхний полубайт для t WR min
420x2aМинимальное время восстановления записи, t WR minКратно МТБ
43 год0x2bВерхние полубайты для t WTR мин.
44 год0x2cМинимальное время записи для чтения, t WTR_S мин, другая группа банковКратно МТБ
450x2dМинимальное время записи для чтения, t WTR_L мин, та же группа банковКратно МТБ
49–590x2e – 0x3bЗарезервированныйРаздел базовой конфигурации
60–770x3c – 0x4dРазъем для преобразования битов SDRAM
78–1160x4e – 0x74ЗарезервированныйРаздел базовой конфигурации
1170x75Точное смещение для минимального времени задержки CAS в CAS, t CCD_L min, тот же банкМножитель с дополнением до двух для блоков FTB
1180x76Точное смещение для минимальной активации для активации времени задержки, t RRD_L min, та же группа банковМножитель с дополнением до двух для блоков FTB
1190x77Точное смещение для минимальной активации для активации времени задержки, t RRD_S min, другая группа банковМножитель с дополнением до двух для блоков FTB
1200x78Точное смещение для минимального времени задержки активного и активного / обновления, t RC minМножитель с дополнением до двух для блоков FTB
1210x79Точное смещение минимального времени задержки предварительной зарядки ряда, t RP мин.Множитель с дополнением до двух для блоков FTB
1220x7aТочное смещение минимального времени задержки RAS на CAS, t RCD мин.Множитель с дополнением до двух для блоков FTB
1230x7bТочное смещение для минимального времени задержки CAS, t AA мин.Множитель с дополнением до двух для блоков FTB
1240x7cТочное смещение для максимального времени цикла SDRAM, t CKAVG maxМножитель с дополнением до двух для блоков FTB
1250x7dТочное смещение для минимального времени цикла SDRAM, t CKAVG мин.Множитель с дополнением до двух для блоков FTB
1260x7eЦиклический код избыточности (CRC) для раздела базовой конфигурации, младший байтCRC16 алгоритм
1270x7fЦиклический код избыточности (CRC) для раздела базовой конфигурации, старший байтCRC16 алгоритм
128–1910x80–0xbfСпецифичный для модуля разделЗависит от семейства модулей памяти (UDIMM, RDIMM, LRDIMM)
192–2550xc0–0xffПараметры, специфичные для архитектуры гибридной памяти
256–3190x100–0x13fБлок расширенных функциональных параметров
320–3210x140–0x141Производитель модуляСм. JEP-106.
3220x142Место изготовления модуляКод места производства, определенный производителем
3230x143Год изготовления модуляПредставлено в двоично-десятичном формате (BCD)
3240x144Неделя изготовления модулейПредставлено в двоично-десятичном формате (BCD)
325–3280x145–0x148Серийный номер модуляОпределяемый производителем формат уникального серийного номера для номеров деталей
329–3480x149–0x15cНомер детали модуляНомер детали ASCII, неиспользуемые цифры должны быть установлены на 0x20
3490x15dКод версии модуляКод версии, определенный производителем
350–3510x15e – 0x15fИдентификационный код производителя DRAMСм. JEP-106.
3520x160Степпинг DRAMПошаговый режим, определяемый производителем, или 0xFF, если не используется
353–3810x161–0x17dКонкретные данные производителя
382–3830x17e – 0x17fЗарезервированный

Расширения [ править ]

Стандарт JEDEC определяет только некоторые байты SPD. Действительно важные данные помещаются в первые 64 байта, [6] [7] [15] [16] [17], в то время как некоторые из оставшихся предназначены для идентификации производителя. Однако обычно предоставляется 256-байтовая EEPROM. Оставшееся пространство было использовано в ряде случаев.

Расширенные профили производительности (EPP) [ править ]

Память обычно поставляется с консервативными рекомендациями по времени в SPD ROM, чтобы обеспечить базовую функциональность во всех системах. Энтузиасты часто тратят много времени на ручную настройку таймингов памяти для повышения скорости.

Enhanced Performance Profiles - это расширение SPD, разработанное Nvidia и Corsair , которое включает дополнительную информацию для более высокопроизводительной работы DDR2 SDRAM , в том числе информацию о напряжениях питания и времени команд, не включенную в спецификацию JEDEC SPD. Информация EPP хранится в той же EEPROM, но в байтах 99–127, которые не используются стандартным DDR2 SPD. [18]

Использование EPP SPD ROM
БайтыРазмерПолные профилиСокращенные профили
99–1035Заголовок EPP
104–1096Профиль FP1Профиль AP1
110–1156Профиль AP2
116–1216Профиль FP2Профиль AP3
122–1276Профиль AP4

Параметры специально разработаны для соответствия контроллеру памяти на чипсетах nForce 5 , nForce 6 и nForce 7 . Nvidia поощряет поддержку EPP в BIOS для своих высокопроизводительных наборов микросхем материнских плат. Это предназначено для обеспечения « разгона одним щелчком мыши » для повышения производительности с минимальными усилиями.

Nvidia называет память EPP, которая имеет квалификацию по производительности и стабильности, «память с поддержкой SLI». [19] Термин «память, готовая к SLI» вызвал некоторую путаницу, поскольку он не имеет ничего общего с видео SLI . Можно использовать память EPP / SLI с одной видеокартой (даже с картой, отличной от Nvidia), и можно запустить настройку видео SLI с несколькими картами без памяти EPP / SLI.

Расширенная версия EPP 2.0 также поддерживает память DDR3. [20]

Профиль Extreme Memory (XMP) [ править ]

Аналогичное расширение JEDEC SPD , разработанное корпорацией Intel, было разработано для модулей DIMM DDR3 SDRAM , которое позже также использовалось в DDR4 . XMP использует байты 176–255, которые не выделены JEDEC, для кодирования таймингов памяти с более высокой производительностью. [21]

Позже AMD разработала AMP, технологию, эквивалентную XMP, для использования в линейке модулей памяти Radeon Memory, оптимизированных для использования на платформах AMD. [22] [23] Кроме того, разработчики материнских плат внедрили свои собственные технологии, позволяющие их материнским платам на базе AMD читать профили XMP: MSI предлагает A-XMP, [24] ASUS имеет DOCP (профиль Direct Over Clock), а Gigabyte имеет EOCP ( Расширенный профиль часов). [25]

Использование XMP SPD ROM [26]
DDR3 байтовРазмерИспользовать
176–18410Заголовок XMP
185–21933Профиль XMP 1 (настройки "энтузиастов")
220–25436Профиль XMP 2 («экстремальные» настройки)

Заголовок содержит следующие данные. Что наиболее важно, он содержит значение MTB для «средней временной развертки» как рациональное количество наносекунд (общие значения - 1/8, 1/12 и 1/16 нс). Многие другие более поздние значения синхронизации выражаются целым числом единиц MTB.

В заголовок также включено количество модулей DIMM на канал памяти, для поддержки которых предназначен профиль; включение большего количества модулей DIMM может не работать.

Байты заголовка XMP [26]
DDR3 байтБитыИспользовать
1767: 0Байт 1 магического числа XMP 0x0C
1777: 0Байт 2 магического числа XMP 0x4A
1780Профиль 1 включен (если 0, отключен)
1Профиль 2 включен
3: 2Профиль 1 модулей DIMM на канал (1–4 в кодировке 0–3)
5: 4Профиль 2 модуля DIMM на канал
7: 6Зарезервированный
1793: 0Дополнительный номер версии XMP (x.0 или x.1)
7: 4Номер основной версии XMP (0.x или 1.x)
1807: 0Средний дивиденд по временной шкале для профиля 1
1817: 0Средний делитель временной развертки для профиля 1 (MTB = дивиденд / делитель нс)
1827: 0Средний дивиденд по временной развертке для профиля 2 (например, 8)
1837: 0Средний делитель временной развертки для профиля 2 (например, 1, что дает MTB = 1/8 нс)
1847: 0Зарезервированный
Байты профиля XMP [26]
DDR3 байт 1DDR3 байт 2БитыИспользовать
1852200Модуль Vdd напряжения двадцатых (0,00 или 0,05)
4: 1Модуль Vdd напряжения десятых долей (0,0–0,9)
6: 5Модуль Vdd, единицы напряжения (0–2)
7Зарезервированный
1862217: 0Минимальный тактовый период SDRAM t CK min (единицы MTB)
1872227: 0Минимальное время задержки CAS t AA мин (единицы MTB)
1882237: 0Поддерживаемые задержки CAS (битовая карта, 4–11, закодированные как биты 0–7)
1892246: 0Поддерживаемые задержки CAS (битовая карта, 12–18, закодированные как биты 0–6)
7Зарезервированный
1902257: 0Минимальное время задержки записи CAS t CWL min (единицы MTB)
1912267: 0Минимальное время задержки предварительной зарядки ряда t RP мин (единицы MTB)
1922277: 0Минимальное время задержки от RAS до CAS t RCD мин (единицы MTB)
1932287: 0Минимальное время восстановления записи t WR min (единицы MTB)
1942293: 0t RAS min верхний полубайт (биты 11: 8)
7: 4t RC min верхний полубайт (биты 11: 8)
1952307: 0Минимальное время задержки от активного до предварительной зарядки t RAS min биты 7: 0 (единицы MTB)
1962317: 0Минимальное время задержки от активного к активному / обновления t RC min биты 7: 0 (единицы MTB)
1972327: 0Максимальный средний интервал обновления t REFI lsbyte (единицы MTB)
1982337: 0Максимальный средний интервал обновления t REFI мсбайт (единицы MTB)
1992347: 0Минимальное время задержки восстановления при обновлении t RFC min lsbyte (единицы MTB)
2002357: 0Минимальное время задержки восстановления при обновлении t RFC min msbyte (единицы MTB)
2012367: 0Минимальное внутреннее считывание для времени задержки команды предварительной зарядки t RTP мин (единицы MTB)
2022377: 0Минимальное время задержки от активной строки до активной строки t RRD min (единицы MTB)
2032383: 0t FAW мин. верхний полубайт (биты 11: 8)
7: 4Зарезервированный
2042397: 0Минимум четыре времени задержки окна активации t FAW мин. Бит 7: 0 (единицы MTB)
2052407: 0Минимальное внутреннее время задержки команды записи для чтения t WTR min (единицы MTB)
2062412: 0Запись для чтения регулировки времени выполнения команды (0–7 тактов)
3Запись для считывания знака регулировки поворота команды (0 = втягивание, 1 = выталкивание)
6: 4Регулировка времени выполнения команды чтения для записи (0–7 тактов)
7Чтение для записи знака регулировки поворота команды (0 = втягивание, 1 = выталкивание)
2072422: 0Последовательная регулировка времени выполнения команд (0–7 тактовых циклов)
3Знак регулировки поворота спина к спине (0 = втягивание, 1 = выдвижение)
7: 4Зарезервированный
2082437: 0Системный режим скорости CMD. 0 = JTAG по умолчанию, иначе в особых единицах MTB × t CK / ns.
Например, если MTB составляет 1/8 нс, то это единицы измерения по 1/8 тактового цикла.
2092447: 0Производительность автоматического самообновления SDRAM.
Стандартная версия 1.1 говорит, что документация подлежит уточнению .
210–218245–2537: 0Зарезервированный
2192547: 0Зарезервированный индивидуальный код поставщика.

Все данные выше относятся к DDR3 (XMP 1.1); Спецификации DDR4 пока недоступны.

Память производителя [ править ]

Распространенное неправильное использование - запись информации в определенные области памяти для привязки модулей памяти конкретного производителя к конкретной системе. Fujitsu Technology Solutions, как известно, делает это. Добавление другого модуля памяти в систему обычно приводит к отказу или другим ответным мерам (например, нажатие F1 при каждой загрузке).

02 0E 00 01-00 00 00 EF-02 03 19 4D-BC 47 C3 46 ........... MGF53 43 00 04-EF 4F 8D 1F-00 01 70 00-01 03 C1 CF SC ... O .... p .....

Это результат модуля памяти на 512 МБ от Micron Technologies, выпускаемого Fujitsu-Siemens Computers, обратите внимание на строку «FSC». Системная BIOS отклоняет модули памяти, в которых нет этой информации, начиная со смещения 128h.

Некоторые ноутбуки Packard Bell AMD также используют этот метод, в этом случае симптомы могут отличаться, но это может привести к миганию курсора, а не к звуковому сигналу. Кстати, это тоже может быть признаком повреждения BIOS. [27] Хотя обновление 2 ГБ до 4 ГБ также может вызвать проблемы.

Чтение и запись информации SPD [ править ]

Производители модулей памяти записывают информацию SPD в EEPROM модуля. BIOS материнской платы считывает информацию SPD для настройки контроллера памяти. Существует несколько программ, которые могут считывать и изменять информацию SPD на большинстве, но не на всех наборах микросхем материнских плат.

  • Программа dmidecode, которая может декодировать информацию о памяти (и других вещах) и работает в Linux , FreeBSD , NetBSD , OpenBSD , BeOS , Cygwin и Solaris . dmidecode не имеет прямого доступа к информации SPD; он сообщает данные SMBIOS о памяти. [28] Эта информация может быть ограниченной или неверной.
  • На Linux систем и FreeBSD , то пространство пользователя программа расшифровывает-DIMM , предоставляемый i2c-инструменты декодируют и информация печатает на любой памяти с информацией SPD на компьютере. [29] [30] Это требует поддержки контроллера SMBus в ядре, драйвера ядра EEPROM, а также подключения SPD EEPROM к SMBus. В старых дистрибутивах Linux decode-dimms.pl был доступен как часть lm_sensors .
  • OpenBSD включает драйвер ( spdmem (4) ) начиная с версии 4.3 для предоставления информации о модулях памяти. Драйвер был перенесен из NetBSD, где он доступен с версии 5.0.
  • Coreboot считывает и использует информацию SPD для инициализации всех контроллеров памяти на компьютере с указанием времени, размера и других свойств.
  • В системах Windows используются такие программы, как HWiNFO , [31] CPU-Z и Speccy , которые могут считывать и отображать информацию о модулях DRAM из SPD.

Независимое от чипсета чтение и запись информации SPD осуществляется путем прямого доступа к EEPROM памяти с помощью аппаратного и программного обеспечения программатора eeprom.

Не так распространено использование старых ноутбуков в качестве универсальных считывателей SMBus, поскольку внутренняя EEPROM на модуле может быть отключена после того, как BIOS ее прочитает, поэтому шина по существу доступна для использования. Используемый метод состоит в том, чтобы установить низкий уровень на линиях A0, A1, чтобы внутренняя память отключилась, позволяя внешнему устройству получить доступ к SMBus. Как только это будет сделано, пользовательская сборка Linux или приложение DOS сможет получить доступ к внешнему устройству. Обычно используется восстановление данных с микросхем памяти ЖК-панелей для модернизации стандартной панели в проприетарном портативном компьютере. На некоторых микросхемах также рекомендуется разделить линии защиты от записи, чтобы встроенные микросхемы не стирались во время перепрограммирования.Связанный с этим метод заключается в перезаписи чипа на веб-камерах, которые часто входят в комплект многих ноутбуков, поскольку скорость шины значительно выше и может даже быть изменена так, чтобы 25x совместимые чипы могли быть считаны обратно для последующего клонирования uEFI в случае отказа чипа.

К сожалению, это работает только с DDR3 и ниже, поскольку DDR4 использует другую безопасность и обычно может быть только прочитан. Можно использовать такой инструмент, как SPDTool или аналогичный, и заменить чип на тот, у которого линия WP свободна, чтобы его можно было изменить на месте. На некоторых наборах микросхем появляется сообщение "Несовместимый драйвер SMBus?" можно увидеть, поэтому чтение также запрещено.

Управление светодиодами RGB [ править ]

Некоторые модули памяти (особенно на игровых ПК ) [32] поддерживают светодиоды RGB, которые управляются проприетарными командами SMBus. Это позволяет управлять цветом светодиода без дополнительных разъемов и кабелей. Драйверы ядра от нескольких производителей, необходимые для управления освещением, использовались для получения доступа, начиная от полного доступа к памяти ядра, заканчивая MSR и управлением портами ввода-вывода, много раз только в 2020 году. [33] [34] [35]

На старом оборудовании [ править ]

Некоторое старое оборудование требует использования модулей SIMM с параллельным обнаружением присутствия (чаще называется просто обнаружением присутствия или PD). Некоторое из этого оборудования использует нестандартное кодирование PD, в частности компьютеры IBM и Hewlett-Packard LaserJet и другие принтеры.

См. Также [ править ]

  • Электронный паспорт преобразователя

Ссылки [ править ]

  1. ^ Томас П. Кениг; Натан Джон (3 февраля 1997 г.), «Обнаружение последовательного присутствия в центре внимания» , Electronic News , 43 (2153)
  2. ^ Стандарт JEDEC 21-C, раздел 4.1.4 "Определение EEPROM последовательного обнаружения присутствия (SPD) TSE2002av с датчиком температуры (TS) для приложений модулей памяти"
  3. ^ "TN-04-42: Защита от записи последовательного присутствия модуля памяти с обнаружением" (PDF) . Микрон .
  4. ^ Примечание по применению INN-8668-APN3: SDRAM SPD Data Standards , memorytesters.com
  5. ^ Спецификация PC SDRAM Serial Presence Detect (SPD) (PDF) , 1.2A, декабрь 1997 г., стр. 28 год
  6. ^ a b Стандарт JEDEC 21-C, раздел 4.1.2.4 «SPD для DDR SDRAM»
  7. ^ a b Стандарт JEDEC 21-C, раздел 4.1.2.10 «Конкретные SPD для DDR2 SDRAM»
  8. ^ «Понимание таблицы обнаружения последовательного присутствия DDR3 (SPD)» .
  9. ^ JESD21-C Приложение K: Обнаружение последовательного присутствия для модулей DDR3 SDRAM , выпуск 4, версия SPD 1.1
  10. ^ JESD21-C Приложение K: Обнаружение последовательного присутствия для модулей DDR3 SDRAM , выпуск 6, версия SPD 1.3
  11. ^ Дельвар, Жан. «[PATCH] eeprom: новый драйвер ee1004 для памяти DDR4» . LKML . Дата обращения 7 ноября 2019 . CS1 maint: discouraged parameter (link)
  12. ^ а б JEDEC. «Приложение L: Обнаружение последовательного присутствия (SPD) для модулей DDR4 SDRAM» (PDF) .
  13. ^ JEDEC. «Спецификация устройств EE1004 и TSE2004 (проект)» (PDF) . Дата обращения 7 ноября 2019 . CS1 maint: discouraged parameter (link)
  14. ^ JESD21-C Приложение L: Обнаружение последовательного присутствия для модулей DDR4 SDRAM , выпуск 5
  15. ^ Стандарт JEDEC 21-C, раздел 4.1.2.11 «Обнаружение последовательного присутствия (SPD) для модулей DDR3 SDRAM»
  16. ^ Стандарт JEDEC 21-C, раздел 4.1.2 «СТАНДАРТ ОБНАРУЖЕНИЯ ПОСЛЕДОВАТЕЛЬНОГО ПРИСУТСТВИЯ, Общий стандарт»
  17. ^ Стандарт JEDEC 21-C, раздел 4.1.2.5 «Конкретные PD для синхронной DRAM (SDRAM)»
  18. ^ DDR2 UDIMM Enhanced Performance Profiles Design Specification (PDF) , Nvidia , 12 мая 2006 г. , получено 5 мая 2009 г. CS1 maint: discouraged parameter (link)
  19. ^ http://www.nvidia.com/docs/CP/45121/sli_memory.pdf
  20. ^ Расширенные профили производительности 2.0 (стр. 2–3)
  21. ^ «Поддержка Intel» . Intel .
  22. ^ Advanced Micro Devices, Inc (2012). «Технология профиля памяти - увеличьте объем оперативной памяти» . Проверено 8 января 2018 . CS1 maint: discouraged parameter (link)
  23. ↑ Райан Мартин (23 июля 2012 г.). «AMD представляет свой XMP-эквивалент AMP - eTeknix» . Проверено 8 января 2018 . CS1 maint: discouraged parameter (link)
  24. ^ Micro-Star Int'l Co., Ltd (21 марта 2017 г.). «MSI - первый в мире бренд, который поддерживает A-XMP на Ryzen для обеспечения максимальной производительности DDR4, выпускает новые модели» . Проверено 8 января 2018 . CS1 maint: discouraged parameter (link)
  25. ^ Tradesman1 (26 августа 2016). «Что означает XMP, DOCP, EOCP - Решено - Память» . Проверено 8 января 2018 . CS1 maint: discouraged parameter (link)
  26. ^ a b c Спецификация Intel Extreme Memory Profile (XMP), версия 1.1 (PDF) , октябрь 2007 г., заархивирована из оригинала (PDF) 6 марта 2012 г. , извлечена 25 мая 2010 г. CS1 maint: discouraged parameter (link)
  27. ^ "Обновление RAM Packard Bell LJ65" . Форум оборудования Тома .
  28. ^ "dmidecode: для чего он нужен?" . Linux.com | Источник информации о Linux . 29 ноября 2004 г.
  29. ^ "decode-dimms (1)" . Справочная страница Debian . Проверено 16 декабря 2020 . CS1 maint: discouraged parameter (link)
  30. ^ "декодировать-диммы" . www.freebsd.org . Проверено 24 января 2021 года .
  31. ^ «HWiNFO - Профессиональная системная информация и диагностика» . HWiNFO .
  32. ^ "Память DDR4 серии VENGEANCE RGB PRO | Память для настольных ПК | CORSAIR" . www.corsair.com . Проверено 26 ноября 2020 года .
  33. ^ ActiveCyber. Повышение локальных привилегий драйвера Viper RGB (технический отчет). CVE - 2019-18845 - через корпорацию MITER .
  34. ^ ActiveCyber. Повышение локальных привилегий драйвера CORSAIR iCUE (CVE-2020-8808) (технический отчет). CVE - 2020-8808 - через корпорацию MITER .
  35. ^ ActiveCyber. ACTIVE-2020-003: Повышение локальных привилегий драйвера управления освещением Trident Z (технический отчет). CVE - 2020-12446 - через корпорацию MITER .

Внешние ссылки [ править ]

  • Стандарт последовательного обнаружения присутствия, общий стандарт
  • SPD Rev1.0 для DDR SDRAM
  • SPD Rev1.2 для DDR2 SDRAM
  • SPD Rev1.3 для DDR2 SDRAM
  • СПЕЦИАЛЬНОСТЬ DDR2-1066 SDRAM
  • Пакет Linux i2c-tools
  • Инструкции по использованию lm-сенсоров или i2c-tools для чтения данных
  • Производительность памяти: от 16 ГБ DDR3-1333 до DDR3-2400 на Ivy Bridge IGP с G.Skill  - объяснение различных значений времени