 | Эта статья включает в себя список литературы , связанной литературы или внешних ссылок , но ее источники остаются неясными, поскольку в ней отсутствуют встроенные цитаты . ( Январь 2015 г. ) ( Узнайте, как и когда удалить этот шаблон сообщения ) |
Набор команд процессора конкретных приложений ( АСОИ ) представляет собой компонент , используемый в системе-на-чипе дизайна. Набор команд ASIP адаптирован для конкретного приложения. Эта специализация ядра обеспечивает компромисс между гибкостью ЦП общего назначения и производительностью ASIC .
Некоторые ASIP имеют настраиваемый набор инструкций. Обычно эти ядра делятся на две части: статическая логика, которая определяет минимальный ISA (архитектура набора инструкций), и настраиваемая логика, которая может использоваться для разработки новых инструкций. Конфигурируемая логика может быть запрограммирована либо в полевых условиях аналогично программируемой логической матрице (FPGA), либо во время синтеза кристалла.
ASIP могут использоваться в качестве альтернативы аппаратным ускорителям для обработки сигналов основной полосы частот [1] или кодирования видео. [2] Традиционные аппаратные ускорители для этих приложений страдают негибкостью. Очень сложно повторно использовать аппаратный канал данных с рукописными конечными автоматами (FSM). Компиляторы ASIP с возможностью перенастройки помогают разработчику обновлять программу и повторно использовать путь данных. Как правило, разработка ASIP более или менее зависит от потока инструментов, потому что проектирование процессора с нуля может быть очень сложным. Один из подходов - описать процессор с помощью языка высокого уровня, а затем автоматически сгенерировать программный набор инструментов ASIP. [3]Есть несколько коммерческих инструментов для разработки ASIP на языке высокого уровня, например ASIP Designer от Synopsys или Studio от Codasip. Существует также инструмент с открытым исходным кодом, среда совместного проектирования на основе TTA (TCE).
См. Также [ править ]
Ссылки [ править ]
- ^ Шахабуддин, Шахриар и др., «Дизайн векторного процессора с транспортным запуском для турбо-декодирования», журнал Springer по аналоговым интегральным схемам и обработке сигналов, март 2014 г.
- ^ Хаутала, Илкка и др. «Архитектура программируемого маломощного многоядерного сопроцессора для внутриконтурной фильтрации HEVC / H.265» в IEEE Transactions on Circuits and Systems for Video Technology, ноябрь 2014 г.
- ^ Масарик, UML в проектировании АСОИ, МФБ Труды тома 39 (17): 209-214, сентябрь 2006
Литература [ править ]
- Дакэ Лю (2008). Встроенный процессор DSP: процессоры с набором команд для конкретного приложения . MA: Elsevier Mogan Kaufmann. ISBN 978-0-12-374123-3.
- Оливер Шлибуш; Генрих Мейр; Райнер Лойперс (2007). Оптимизированный синтез ASIP из моделей языка описания архитектуры . Дордрехт: Спрингер. ISBN 978-1-4020-5685-7.
- Паоло Йенне, Райнер Леуперс (ред.) (2006). Настраиваемые встроенные процессоры . Сан-Матео, Калифорния: Морган Кауфманн. ISBN 978-0-12-369526-0.CS1 maint: дополнительный текст: список авторов ( ссылка )
- Маттиас Грис, Курт Койцер (ред.) (2005). Построение ASIP: методология Mescal . Нью-Йорк: Спрингер. ISBN 978-0-387-26057-0.CS1 maint: дополнительный текст: список авторов ( ссылка )
Внешние ссылки [ править ]
- ASIP Designer, проприетарный набор инструментов от Synopsys, позволяющий инкрементный дизайн ASIP в цикле компилятора
- Codasip Studio, проприетарный набор инструментов от Codasip, позволяющий проектировать ASIP с использованием языка описания процессоров CodAL
- Среда разработки кода на основе TTA (TCE), набор инструментов с открытым исходным кодом (под лицензией MIT) для разработки процессоров TTA для конкретных приложений.
