Из Википедии, бесплатной энциклопедии
Перейти к навигации Перейти к поиску

Компания Forte Design Systems, Inc. была поставщиком программных продуктов для высокоуровневого синтеза (HLS), также известного как синтез на уровне электронных систем (ESL), из Сан-Хосе, Калифорния . Основным продуктом Forte был Cynthesizer. 14 февраля 2014 года компания Forte была приобретена компанией Cadence Design Systems . [1]

История [ править ]

Компания была основана в 1998 году как C2 Design Automation Джоном Сангинетти, Энди Гудричем и Рэнди Алленом. Год спустя компания сменила название на CynApps и начала продавать инструменты синтеза на основе C и RTL-перевода. Он также распространял библиотеку классов C ++ с открытым исходным кодом под названием Cynlib, которая конкурировала с SystemC.. В 2000 году CynApps приобрела Dasys, компанию по производству инструментов для поведенческого синтеза из Питтсбурга. В 2001 году CynApps объединилась с Chronology (основана в Редмонде, штат Вашингтон, в 1990 году) и стала Forte Design Systems. Forte начала продавать Cynthesizer, инструмент HLS на основе SystemC, первый успешный выпуск которого состоялся в Японии в 2001 году. В 2009 году Forte приобрела Arithmatica, чей инструмент CellMath Designer был интегрирован в Cynthesizer. В 2012 и 2013 годах отраслевые аналитики обнаружили, что Cynthesizer использовался 31% высокоуровневых дизайнеров, больше всех инструментов ESL.

14 февраля 2014 года компания Cadence Design Systems приобрела Forte. В 2015 году Cadence выпустила Stratus HLS, который сочетает в себе механизм автоматизации и синтеза Cynthesizer с графическими функциями предыдущего инструмента HLS Cadence, C-to-Silicon.

Команда управления [ править ]

  • Шон Дарт, президент и главный исполнительный директор
  • Джон Сангинетти, технический директор и основатель
  • Бретт Клайн, вице-президент по маркетингу и продажам
  • Майк Мередит, вице-президент по техническому маркетингу

Продукт [ править ]

Cynthesizer - это инструмент синтеза высокого уровня . «Высокий уровень» в этом контексте означает, что разработчики могут описывать функциональность сложной электронной системы как чистый алгоритм в SystemC . Затем разработчик может указать Cynthesizer создать уникальную аппаратную архитектуру, которая реализует систему за определенное количество тактов. Это заменяет традиционный метод использования языка описания оборудования, такого как Verilog или VHDL., где разработчик должен вручную записать использование аппаратных компонентов в фиксированном расписании тактовых циклов. Если разработчикам требуется оборудование с другой производительностью, они могут перенаправить Cynthesizer для создания новой архитектуры, которая будет быстрее или меньше, тогда как при традиционном методе необходимо написать полностью новый дизайн. Результатом Cynthesizer является Verilog , который затем автоматически запускается с помощью инструмента синтеза логики.

Ссылки [ править ]

Внешние ссылки [ править ]