Из Википедии, бесплатной энциклопедии
Перейти к навигации Перейти к поиску

Четырехфазная логика - это разновидность и методология разработки динамической логики . Это позволило инженерам-неспециалистам разрабатывать довольно сложные ИС , используя процессы PMOS или NMOS . Он использует своего рода 4-фазный тактовый сигнал .

История [ править ]

РК «Боб» Бухер, инженер Autonetics , изобрел четырехфазную логику и сообщил об этой идее Фрэнку Ванлассу из Fairchild Semiconductor ; Ванласс продвигал эту логическую форму в подразделении General Instrument Microelectronics. [1] Booher изготовил первый рабочий четырехфазный чип, интегратор Autonetics DDA , в феврале 1966 года; Позже он разработал несколько микросхем и построил бортовой компьютер Autonetics D200, используя эту технику. [2]

В апреле 1967 года Джоэл Карп и Элизабет де Атли опубликовали статью «Используйте четырехфазную логику MOS IC» в журнале Electronic Design . [3] В том же году Коэн, Рубинштейн и Ванласс опубликовали «Четырехфазные системы синхронизации MTOS». [4] Ванласс был директором по исследованиям и разработкам в General Instrument Microelectronics Division в Нью-Йорке с тех пор, как покинул Fairchild Semiconductor в 1964 году.

Ли Бойсел , ученик Ванласса [5] и разработчик в Fairchild Semiconductor , а затем основатель Four-Phase Systems , выступил с докладом о «последних новостях» о четырехфазном 8-битном сумматоре в октябре 1967 года в International Electron. Встреча устройств. [6] Дж. Л. Сили, менеджер отдела МОП-операций в General Instrument Microelectronics Division, также писал о четырехфазной логике в конце 1967 года. [7]

В 1968 году Boysel опубликовал статью «Adder на чипе: LSI помогает снизить стоимость малого Machine» в Electronics журнале; [8] В том же году появляются четырехэтапные бумаги от YT Yen. [9] [10] Вскоре последовали другие статьи. [11]

Бойсел вспоминает, что четырехфазная динамическая логика позволила ему достичь 10-кратной плотности упаковки, 10-кратной скорости и 1/10 мощности по сравнению с другими методами MOS, которые использовались в то время ( логика PMOS с насыщенной нагрузкой с металлическим затвором ), используя MOS-процесс первого поколения в Fairchild. [12]

Структура [ править ]

В основном существует два типа логических вентилей - вентиль «1» и вентиль «3». Они отличаются только фазами тактовых импульсов, используемых для их управления. У ворот может быть любая логическая функция; таким образом, потенциально все ворота имеют индивидуальную планировку. Пример 2-входного затвора NAND 1 и затвора инвертора 3 вместе с их фазами тактовой частоты (в примере используются транзисторы NMOS) показаны ниже:

4phase.jpg

Часы ϕ1 и ϕ3 не должны перекрываться, как и часы ϕ2 и ϕ4. Рассматривая затвор 1, в течение максимального времени тактового сигнала ϕ1 (также известного как время предварительной зарядки ) на выходе C происходит предварительная зарядка до V (ϕ1) −V th , где V th представляет собой пороговое значение транзистора предварительной зарядки. В течение следующей четверти тактового цикла (время выборки ), когда ϕ1 низкий, а ϕ2 высокий, C либо остается на высоком уровне (если A или B низкие), либо C разряжается на низком уровне (если A и B высокие).

Входы A и B должны быть стабильными в течение этого времени выборки. Выход C становится действительным в течение этого времени - и, следовательно, выход с 1 вентилем не может управлять входами с 1 вентилем. Следовательно, 1 ворота должны кормить 3 ворот, а они, в свою очередь, должны кормить 1 ворота.

Еще одна полезная вещь - 2-х и 4-х калитка. Два затвора предварительно заряжаются на ϕ1, а отсчеты - на ϕ3:

2gate.png

и 4 затвора с предварительной зарядкой на ϕ3 и выборки на ϕ1.

Правила соединения ворот следующие: 1 ворота могут управлять 2 воротами и / или 3 воротами; 2 ворот могут управлять только 3 воротами, 3 ворот могут управлять 4 воротами и / или 1 воротами, 4 ворота могут управлять только 1 воротами:

4phase circle.svg

Использование [ править ]

Четырехфазная логика работает хорошо; в частности, нет никаких опасностей гонки, потому что каждый вентиль комбинационной логики включает регистр. Стоит отметить, что разводка не требует подключения каких-либо блоков питания - только линии тактовой частоты подключены к шине. Кроме того, поскольку метод проектирования является безразмерным (см. Статическую логику ), во многих проектах могут использоваться транзисторы минимального размера.

Есть некоторые сложности:

  • Выход затвора динамический. Это означает, что его состояние поддерживается емкостью на выходе затвора. Но выходная дорожка может пересекать линии синхронизации и другие выходы затвора, каждый из которых может изменять заряд конденсатора. Чтобы выходное напряжение затвора оставалось на некотором безопасном уровне 0 или 1 в течение цикла, необходимо рассчитать величину изменения и, при необходимости, добавить дополнительную (диффузионную) емкость к выходному узлу.
  • Для заданного напряжения питания, процесса и тактовой частоты разработчик должен выполнить некоторые расчеты, чтобы инженеры по компоновке могли, в свою очередь, выполнить свои расчеты для определения «нарастающей» емкости, необходимой для каждого затвора. Для затвора с большой емкостной нагрузкой могут потребоваться входные транзисторы больше минимума (для того, чтобы нагрузка могла быть разряжена вовремя). Это, в свою очередь, увеличивает нагрузку на ворота, управляя входами этих ворот. Таким образом, может случиться так, что размер ворот будет увеличиваться, особенно в высокочастотных конструкциях, если заданная скорость будет слишком агрессивной.

Эволюция [ править ]

С появлением CMOS транзистор предварительной зарядки может быть заменен на дополнение к типу логического транзистора, что позволяет выходу затвора быстро заряжаться вплоть до высокого уровня линии синхронизации, тем самым улучшая скорость и размах сигнала. , потребляемая мощность и запас шума. Этот прием используется в логике домино .

Ссылки [ править ]

  1. ^ Росс Нокс Бассетт (2007). К эпохе цифровых технологий: исследовательские лаборатории, начинающие компании и рост MOS-технологий . JHU Press. С. 129–130. ISBN 978-0-8018-8639-3.
  2. ^ RK Буер, " MOS GP Computer ," afips, pp.877, 1968 Труды Fall Joint Computer Conference, 1968
  3. ^ Бернард Финн; Роберт Бад; Хельмут Тришлер (2000). Открытие электроники . CRC Press. п. 133. ISBN. 978-90-5823-057-7.
  4. ^ Л. Коэн; Р. Рубенстин; Ф. Ванласс (1–3 ноября 1967 г.), «Четырехфазные тактовые системы MTOS», запись Северо-восточного совещания по исследованиям и проектированию электроники (NEREM) , 9 , стр. 170–171
  5. ^ Росс Нокс Бассетт (2007). К эпохе цифровых технологий: исследовательские лаборатории, начинающие компании и рост MOS-технологий . JHU Press. п. 122. ISBN 978-0-8018-8639-3.
  6. ^ Л. Бойзель; Дж. Келли; Р. Коул (октябрь 1967 г.), «8-битный параллельный накопитель MOS / LSI», Международная конференция по электронным устройствам (IEDM) , 15 (6), стр. 2–3, Bibcode : 1968ITED ... 15..410B , doi : 10.1109 / T-ED.1968.16205
  7. ^ JL Сили (март 1967). «Достижения в современной технологии устройств MOS» . Твердотельная технология . 10 : 55–62. ISBN 9780070231498.
  8. ^ Ли Л. Boysel (18 марта 1968). «Сумматор на микросхеме: LSI помогает снизить стоимость малых машин». Электроника . 18 : 119–123.
  9. ^ YT Йен (1968) "Математическая модель, характеризующая четырехфазные МОП-схемы для логического моделирования" Транзакции IEEE на компьютерах : C-17 сентября 1968 г.
  10. ^ YT Yen (1968) «Неустойчивые Проблемы Провал Четыре фазы МОПмикросхем» IEEE журнал твердотельных схем : SC-4 № 3 июня. 1969 г.
  11. ^ Hatt RJ, Jackets AE & Jarvis DB ассоциированных производителей полупроводников «Четырехфазные логические схемы с использованием интегрированных mos-транзисторов». Техническое сообщение Малларда : № 99, май 1969 г.
  12. ^ Ли Бойсел (10/12/2007). «Заработай свой первый миллион (и другие советы начинающим предпринимателям)» . Презентация EECS США / Записи ЕЭК . Архивировано из оригинального 15 ноября 2012 года. Проверить значения даты в: |date=( помощь )