Многопороговая КМОП ( MTCMOS ) - это разновидность технологии КМОП- микросхем, которая имеет транзисторы с несколькими пороговыми напряжениями (V th ) для оптимизации задержки или мощности. V - й из полевого МОП - транзистора является напряжение затвора где , по инверсионный слой образуется на границе раздела между изолирующим слоем (оксида) и подложка (корпус) транзистора. Устройства с низким V th переключаются быстрее и поэтому полезны на путях критической задержки для минимизации периодов времени [ требуется пояснение ] . Штраф - это низкий V thустройства имеют значительно более высокую статическую мощность утечки. Устройства с высоким V th используются на некритических путях для снижения статической мощности утечки без потери задержки. Типичные устройства с высоким V th уменьшают статическую утечку в 10 раз по сравнению с устройствами с низким V th . [1]
Один из методов создания устройств с несколькими пороговыми напряжениями состоит в том, чтобы подавать разные напряжения смещения (Vb) на базовый или общий вывод транзисторов. Другие методы включают регулировку толщины оксида затвора, диэлектрической проницаемости оксида затвора (типа материала) или концентрации легирующей примеси в области канала под оксидом затвора.
Обычный метод изготовления многопороговой КМОП включает простое добавление дополнительных этапов фотолитографии и ионной имплантации . [2] Для данного производственного процесса V th регулируется путем изменения концентрации атомов легирующей примеси в области канала под оксидом затвора. Обычно концентрация регулируется методом ионной имплантации . Например, методы фотолитографии применяются для покрытия всех устройств, кроме p-MOSFET, фоторезистом. Затем ионная имплантация завершается, ионы выбранного типа легирующей добавки проникают через оксид затвора в области, где нет фоторезиста. Затем фоторезист снимается. Методы фотолитографии снова применяются для покрытия всех устройств, кроме n-MOSFET. Затем выполняется еще одна имплантация с использованием другого типа легирующей примеси, когда ионы проникают через оксид затвора. Фоторезист снят. В какой-то момент во время последующего процесса изготовления имплантированные ионы активируются отжигом при повышенной температуре.
В принципе, может быть изготовлено любое количество транзисторов порогового напряжения. Для CMOS с двумя пороговыми напряжениями требуется один дополнительный этап фотошаблона и имплантации для каждого из p-MOSFET и n-MOSFET. Для изготовления КМОП с нормальным, низким и высоким V th требуются четыре дополнительных шага по сравнению с обычными КМОП с одним V- м .
Выполнение
Наиболее распространенная реализация MTCMOS для снижения мощности использует транзисторы сна. Логика обеспечивается виртуальной шиной питания . Устройства с низким V th используются в логике, где важна высокая скорость переключения. Устройства с высоким V th, соединяющие шины питания и виртуальные шины питания, включены в активном режиме и выключены в спящем режиме . Устройства с высоким V th используются в качестве транзисторов сна, чтобы уменьшить мощность статической утечки.
Конструкция переключателя питания, который включает и выключает подачу питания на логические элементы , важна для низковольтных высокоскоростных схем , таких как MTCMOS. Скорость, площадь и мощность логической схемы зависят от характеристик переключателя питания.
В «крупномасштабном» подходе транзисторы ожидания с высоким V th блокируют питание целых логических блоков. [3] Сигнал сна де-утверждал в течение активного режима, в результате чего транзистор для включения и обеспечить виртуальную мощность (заземление) к низким V - й логики. Сигнал спящего режима подается в спящем режиме , заставляя транзистор отключиться и отключить питание (землю) от логической схемы низкого V th . Недостатки этого подхода в том, что:
- логические блоки должны быть разделены, чтобы определить, когда блок может быть безопасно выключен (включен)
- транзисторы спящего режима имеют большие размеры и должны быть тщательно подобраны, чтобы обеспечивать ток, необходимый для блока схемы.
- необходимо добавить всегда активную (никогда в спящем режиме) схему управления питанием
В «мелкозернистом» подходе транзисторы сна с высоким V th встроены в каждый затвор. Транзисторы с низким V th используются для подтягивающих и понижающих цепей, а транзисторы с высоким V th используются для затворения тока утечки между двумя цепями. Такой подход устраняет проблемы, связанные с разделением логических блоков и определением размеров транзисторов спящего режима. Однако добавляется большой объем служебных данных как из-за включения дополнительных транзисторов в каждый логический вентиль, так и из-за создания дерева распределения сигнала спящего режима.
Промежуточный подход заключается во включении транзисторов сна с высоким V th в пороговые вентили, выполняющие более сложную функцию. Поскольку для реализации любой произвольной функции требуется меньшее количество таких пороговых вентилей по сравнению с логическими вентилями, включение MTCMOS в каждый вентиль требует меньших накладных расходов на область. Примеры пороговых вентилей, имеющих более сложную функцию, можно найти с помощью логики нулевого соглашения [4] и логики соглашения о сне. [5] Чтобы реализовать MTCMOS без сбоев или других проблем, требуется некоторое искусство.
Рекомендации
- ^ Анис, М .; Арейби; Махмуд; Элмасри (2002). «Снижение динамической мощности и мощности утечки в схемах MTCMOS». Конференция по автоматизации проектирования, 2002 . Ход работы. 39-й : 480–485. ISBN 1-58113-461-4.
- ^ Оклобджия, Вожин Г. (1997). Цифровой дизайн и изготовление . CRC-Press. С. 12–18. ISBN 978-0-8493-8602-2.
- ^ Смит, Скотт и Ди, Джиа (2009). Проектирование асинхронных схем с использованием логики соглашения NULL (NCL) . Издатели Morgan & Claypool. С. 61–73. ISBN 978-1-59829-981-6.
- ^ Фант, Карл (2005). Логически детерминированный дизайн: бесшумный дизайн системы с условной логикой NULL . Джон Вили и сыновья. ISBN 978-0-471-68478-7.
- ^ Смит, Скотт и Ди, Джиа. «7 977 972 долларов США» . Проверено 12 декабря 2011 .