Пороговое напряжение

Результат моделирования для формирования канала инверсии (электронной плотности) и достижения порогового напряжения (IV) в полевом МОП-транзисторе с нанопроволокой. Обратите внимание, что пороговое напряжение для этого устройства составляет около 0,45 В.

Пороговое напряжение , сокращенно V - _го , из полевого транзистора (FET) является минимальным затвор-исток V _{GS (й)} , что необходимо для создания проводящего пути между выводами истока и стока. Это важный коэффициент масштабирования для поддержания энергоэффективности.

Когда речь идет о соединительном полевом транзисторе (JFET), пороговое напряжение часто называют напряжением отсечки . ^[1]^[2] Это несколько сбивает с толку, поскольку отсечка, применяемая к полевому транзистору с изолированным затвором (IGFET), относится к защемлению канала, которое приводит к поведению насыщения тока при высоком смещении исток-сток, даже если ток никогда не отключен. . В отличие от отсечки , термин пороговое напряжение однозначен и относится к той же концепции в любом полевом транзисторе.

Основные принципы [ править ]

В n-канальных устройствах с расширенным режимом внутри транзистора не существует проводящего канала, и для его создания необходимо положительное напряжение затвор-исток. Положительное напряжение привлекает свободно плавающие электроны внутри тела к затвору, образуя проводящий канал. Но сначала необходимо привлечь достаточно электронов возле затвора, чтобы противодействовать ионам легирующей примеси, добавленным в тело полевого транзистора; это формирует область без мобильных носителей, называемую областью истощения , а напряжение, при котором это происходит, является пороговым напряжением полевого транзистора. Дальнейшее увеличение напряжения затвор-исток привлечет к затвору еще больше электронов, которые могут создать токопроводящий канал от истока к стоку; этот процесс называетсяинверсия . Обратное верно для p-канального МОП-транзистора "улучшенного режима". Когда VGS = 0, устройство выключено и канал открыт / непроводящий. Приложение отрицательного (-ve) напряжения затвора к полевому МОП-транзистору p-типа «улучшенного режима» увеличивает проводимость каналов, включая его.

Напротив, устройства с n-канальным режимом обеднения имеют токопроводящий канал, естественно существующий внутри транзистора. Соответственно, термин пороговое напряжение не всегда применяется к включению таких устройств, а используется вместо этого для обозначения уровня напряжения, при котором канал достаточно широк, чтобы позволить электронам свободно течь. Этот порог легкости прохождения потока также применяется к устройствам с режимом истощения p-канала , в которых отрицательное напряжение от затвора к телу / источнику создает обедненный слой, отталкивая положительно заряженные дырки от границы раздела затвор-изолятор / полупроводник, оставляя обнажила свободную от носителей область неподвижных отрицательно заряженных акцепторных ионов.

Для n-канального обедненного МОП-транзистора отрицательное напряжение затвор-исток, -VGS будет истощать (отсюда и его название) проводящий канал своими свободными электронами, переключая транзистор в положение «ВЫКЛ». Точно так же для МОП-транзистора с p-каналом "обедненного режима" положительное напряжение затвор-исток + VGS истощает канал своих свободных отверстий, переводя его в положение "ВЫКЛ".

В широких планарных транзисторах пороговое напряжение практически не зависит от напряжения сток-исток и, следовательно, является хорошо определенной характеристикой, однако в современных полевых МОП-транзисторах нанометрового размера оно менее четкое из -за уменьшения барьера, вызванного стоком .

Область истощения nMOSFET режима улучшения, смещенного выше порога с формированием канала

На рисунках исток (левая сторона) и сток (правая сторона) помечены как n +, что указывает на сильно легированные (синие) n-области. Легирующая добавка обедненного слоя обозначена как N _A^- чтобы указать, что ионы в (розовом) обедненном слое отрицательно заряжены и дырок очень мало. В (красном) объеме количество дырок p = N _A, делающих объемный заряд нейтральным.

Если напряжение затвора ниже порогового напряжения (левый рисунок), транзистор "улучшенного режима" выключен, и в идеальном случае ток от стока к истоку транзистора отсутствует. Фактически, существует ток даже при смещении затвора ниже порогового ( подпороговая утечка ) тока, хотя он невелик и экспоненциально изменяется с смещением затвора.

Если напряжение затвора выше порогового напряжения (правый рисунок), транзистор «улучшающего режима» включается из-за наличия большого количества электронов в канале на границе оксид-кремний, создавая канал с низким сопротивлением, в котором может происходить заряд. течь от слива к истоку. Для напряжений, значительно превышающих пороговое значение, такая ситуация называется сильной инверсией. Канал сужается, когда V _D > 0, потому что падение напряжения из-за тока в резистивном канале уменьшает оксидное поле, поддерживающее канал, по мере приближения к стоку.

Эффект тела [ править ]

Эффект тела - это изменение порогового напряжения на величину, примерно равную изменению напряжения источника в объеме , потому что тело влияет на пороговое напряжение (когда оно не привязано к источнику). Его можно рассматривать как вторые ворота, и иногда его называют задними воротами , и, соответственно, эффект тела иногда называют эффектом задних ворот . ^[3] ${\ displaystyle V_ {SB}}$

Для полевого МОП-транзистора nMOS в режиме улучшения влияние тела на пороговое напряжение вычисляется в соответствии с моделью Шичмана-Ходжеса ^[4], которая является точной для более старых технологических узлов, ^{[ требуется пояснение ]} с использованием следующего уравнения:

{\ displaystyle V_ {TN} = V_ {TO} + \ gamma \ left ({\ sqrt {\ left | V_ {SB} -2 \ phi _ {F} \ right |}} - {\ sqrt {\ left | 2 \ phi _ {F} \ right |}} \ right)}

где это пороговое напряжение , когда смещение подложки присутствует, является смещением подложки источника к телу, потенциальная поверхность, и это пороговое напряжение для смещения нулевой подложки, является параметром тела эффекта, является толщина оксида, является оксид проницаемости , является диэлектрическая проницаемость кремния - концентрация легирования, - заряд элемента . ${\ displaystyle V_ {TN}}$ ${\ displaystyle V_ {SB}}$ ${\ displaystyle 2 \ phi _ {F}}$ ${\ displaystyle V_ {TO}}$ ${\ displaystyle \ gamma = \ left (t_ {ox} / \ epsilon _ {ox} \ right) {\ sqrt {2q \ epsilon _ {\ text {Si}} N_ {A}}}}$ ${\ displaystyle t_ {ox}}$ ${\ displaystyle \ epsilon _ {бык}}$ ${\ displaystyle \ epsilon _ {\ text {Si}}}$ ${\ displaystyle N_ {A}}$ ${\ displaystyle q}$

Зависимость от толщины оксида [ править ]

В данном технологическом узле, таком как 90-нм CMOS-процесс, пороговое напряжение зависит от выбора оксида и толщины оксида . Используя приведенные выше формулы тела, прямо пропорционально , и , что является параметром толщины оксида. ${\ displaystyle V_ {TN}}$ ${\ displaystyle \ gamma}$ ${\ displaystyle t_ {OX}}$

Таким образом, чем меньше толщина оксида, тем ниже пороговое напряжение. Хотя это может показаться улучшением, оно не обходится без затрат; потому что чем меньше толщина оксида, тем выше будет подпороговый ток утечки через устройство. Следовательно, спецификация конструкции для толщины оксида затвора 90 нм была установлена на уровне 1 нм, чтобы контролировать ток утечки. ^[5] Этот вид туннелирования называется туннелированием Фаулера-Нордхайма. ^[6]

{\ displaystyle I_ {fn} = C_ {1} WL (E_ {ox}) ^ {2} e ^ {- {\ frac {E_ {0}} {E_ {ox}}}}}

где и - постоянные, - электрическое поле на оксиде затвора. ${\ displaystyle C_ {1}}$ ${\ displaystyle E_ {0}}$ ${\ displaystyle E_ {ox}}$

До масштабирования конструктивных элементов до 90 нм обычным решением этой проблемы был подход с двумя оксидами для создания толщины оксида. При использовании техпроцесса 90 нм в некоторых случаях был принят подход тройного оксида. ^[7] Один стандартный тонкий оксид используется для большинства транзисторов, другой - для ячеек драйвера ввода-вывода, а третий - для транзисторных ячеек с памятью и проходом. Эти различия основаны исключительно на характеристиках толщины оксида на пороговом напряжении КМОП-технологий.

Температурная зависимость [ править ]

Как и в случае, когда толщина оксида влияет на пороговое напряжение, температура влияет на пороговое напряжение КМОП-устройства. Расширение на части уравнения в эффекте тела раздела

\phi _{F}=\left({\frac {kT}{q}}\right)\ln {\left({\frac {N_{A}}{n_{i}}}\right)}

где - половина контактного потенциала, - постоянная Больцмана , - температура, - элементарный заряд , - параметр легирования и - параметр собственного легирования подложки. $\phi _{F}$ $k$ $T$ $q$ $N_{A}$ $n_{i}$

Мы видим, что поверхностный потенциал имеет прямую зависимость от температуры. Выше видно, что пороговое напряжение не имеет прямого отношения, но не зависит от эффектов. Это изменение обычно составляет от -4 мВ / К до -2 мВ / К в зависимости от уровня легирования. ^[8] Изменение на 30 ° C приводит к значительному отклонению от проектного параметра 500 мВ, обычно используемого для 90-нм технологического узла.

Зависимость от случайного колебания примеси [ править ]

Случайная флуктуация примеси (RDF) - это форма изменения процесса в результате изменения концентрации имплантированной примеси. В MOSFET-транзисторах RDF в области канала может изменять свойства транзистора, особенно пороговое напряжение. В более новых технологических процессах RDF имеет больший эффект, потому что общее количество легирующих добавок меньше. ^[9]

Проводятся исследовательские работы по подавлению флуктуации примеси, которая приводит к изменению порогового напряжения между устройствами, подвергающимися одинаковому производственному процессу. ^[10]

См. Также [ править ]

MOSFET операция
Модуляция длины канала

Ссылки [ править ]

^ "Переходный полевой транзистор (JFET)" (PDF) . Лекционные заметки ETEE3212 . Это называется пороговым или отсечным напряжением и происходит при v _GS = V _{GS (OFF)} .
^ Седра, Адель С .; Смит, Кеннет С. "5.11 ПЕРЕХОДНЫЙ ТРАНЗИСТОР ПОЛЕВОГО ЭФФЕКТА (JFET)" (PDF) . Микроэлектронные схемы . Для JFETs порогового напряжения называется отсечкой напряжением и обозначается V _P .
^ Марко Делауренти, докторская диссертация, методы проектирования и оптимизации высокоскоростных схем СБИС (1999)). Архивировано 10 ноября 2014 г. в Wayback Machine.
^ Отчет NanoDotTek NDT14-08-2007, 12 августа 2007 г.
^ Сугии, Ватанабе и Sugatani. Конструкция транзисторов для поколения 90 нм и не только. (2002)
↑ SM Sze, Physics of Semiconductor Devices , Second Edition, New York: Wiley and Sons, 1981, pp. 496–504.
^ Анил Telikepalli, Xilinx Inc., соображения мощности в проектировании с 90 нм FPGAs (2005)) [1]
^ Весте и Эшрагиан, Принципы проектирования КМОП СБИС: системная перспектива , Второе издание, (1993) стр.48 ISBN 0-201-53376-6
^ Асенов, А. Хуанг, Случайное понижение порогового напряжения, вызванное добавкой, и флуктуации в полевых МОП-транзисторах размером менее 0,1 мкм: трехмерное «атомистическое» моделирование , Электронные устройства, транзакции IEEE, 45, выпуск: 12
↑ Asenov, A. Huang, Подавление случайных флуктуаций порогового напряжения, вызванных легирующими добавками, в полевых МОП-транзисторах размером менее 0,1 мкм с эпитаксиальными и δ-легированными каналами , Электронные устройства, Транзакции IEEE, 46, Выпуск: 8

Внешние ссылки [ править ]

Онлайн-лекция доктора Лундстрема на тему: «Пороговое напряжение и емкость MOSFET »

[1] "Переходный полевой транзистор (JFET)" (PDF) . Лекционные заметки ETEE3212 . Это называется пороговым или отсечным напряжением и происходит при v _GS = V _{GS (OFF)} .

[2] Седра, Адель С .; Смит, Кеннет С. "5.11 ПЕРЕХОДНЫЙ ТРАНЗИСТОР ПОЛЕВОГО ЭФФЕКТА (JFET)" (PDF) . Микроэлектронные схемы . Для JFETs порогового напряжения называется отсечкой напряжением и обозначается V _P .

[3] Марко Делауренти, докторская диссертация, методы проектирования и оптимизации высокоскоростных схем СБИС (1999)). Архивировано 10 ноября 2014 г. в Wayback Machine.

[4] Отчет NanoDotTek NDT14-08-2007, 12 августа 2007 г.

[5] Сугии, Ватанабе и Sugatani. Конструкция транзисторов для поколения 90 нм и не только. (2002)

[6] SM Sze, Physics of Semiconductor Devices , Second Edition, New York: Wiley and Sons, 1981, pp. 496–504.

[7] Анил Telikepalli, Xilinx Inc., соображения мощности в проектировании с 90 нм FPGAs (2005)) [1]

[8] Весте и Эшрагиан, Принципы проектирования КМОП СБИС: системная перспектива , Второе издание, (1993) стр.48 ISBN 0-201-53376-6

[9] Асенов, А. Хуанг, Случайное понижение порогового напряжения, вызванное добавкой, и флуктуации в полевых МОП-транзисторах размером менее 0,1 мкм: трехмерное «атомистическое» моделирование , Электронные устройства, транзакции IEEE, 45, выпуск: 12

[10] Asenov, A. Huang, Подавление случайных флуктуаций порогового напряжения, вызванных легирующими добавками, в полевых МОП-транзисторах размером менее 0,1 мкм с эпитаксиальными и δ-легированными каналами , Электронные устройства, Транзакции IEEE, 46, Выпуск: 8

[1]