Из Википедии, бесплатной энциклопедии
Перейти к навигации Перейти к поиску

Размещение - важный шаг в автоматизации проектирования электроники - часть процесса физического проектирования, которая определяет точные местоположения для различных компонентов схемы в области ядра микросхемы. Неправильное размещение не только повлияет на производительность микросхемы , но также может сделать его непроизводимым из-за чрезмерной длины проводов, превышающей доступные ресурсы маршрутизации . Следовательно, заказчик должен выполнять назначение, оптимизируя ряд целей, чтобы гарантировать, что схема соответствует своим требованиям к рабочим характеристикам. В совокупности этапы размещения и разводки в конструкции ИС известны как место и маршрут .

Размещатель берет заданный список соединений синтезированной схемы вместе с технологической библиотекой и создает действительный макет размещения. Компоновка оптимизирована в соответствии с вышеупомянутыми целями и готова к изменению размера ячеек и буферизации - шагу, необходимому для обеспечения синхронизации и целостности сигнала . Синтез дерева часов и маршрутизация следуют, завершая процесс физического проектирования. Во многих случаях части или весь процесс физического проектирования повторяются несколько раз до тех пор, пока не будет достигнуто завершение проекта .

В случае специализированных интегральных схем, или ASIC, область компоновки ядра чипа состоит из ряда рядов с фиксированной высотой, с некоторыми или без промежутков между ними. Каждая строка состоит из нескольких участков, которые могут быть заняты компонентами схемы. Бесплатный сайт - это сайт, который не занят никакими компонентами. Компоненты схемы представляют собой стандартные ячейки, макроблоки или площадки ввода / вывода. Стандартные ячейки имеют фиксированную высоту, равную высоте строки, но имеют переменную ширину. Ширина ячейки - это целое количество узлов. С другой стороны, блоки обычно больше ячеек и имеют переменную высоту, что позволяет растягивать несколько строк. Некоторые блоки могут иметь заранее назначенные местоположения - скажем, из предыдущего процесса планирования этажа - что ограничивает задачу укладчика назначением местоположений только для ячеек. В этом случае блоки обычно называются фиксированными блоками. В качестве альтернативы, некоторые или все блоки могут не иметь заранее назначенных местоположений. В этом случае они должны быть размещены с ячейками в том, что обычно называется размещением в смешанном режиме.

Помимо ASIC, размещение сохраняет свое первостепенное значение в структурах вентильных матриц, таких как программируемые вентильные матрицы (FPGA). В ПЛИС размещение сопоставляет подсхемы схемы в программируемые логические блоки ПЛИС таким образом, чтобы гарантировать завершение последующего этапа маршрутизации.

Цели и ограничения [ править ]

Размещение обычно формулируется как проблема ограниченной оптимизации . Ограничение состоит в том, чтобы удалить перекрытия между всеми экземплярами в списке соединений. У оптимизации может быть несколько целей, которые обычно включают:

  • Общая длина проводов : минимизация общей длины проводов или суммы длин всех проводов в проекте - основная цель большинства существующих россыпей. Это не только помогает минимизировать размер кристалла и, следовательно, стоимость, но также минимизирует мощность и задержку, которые пропорциональны длине провода (это предполагает, что в длинные провода вставлена ​​дополнительная буферизация; все современные потоки проектирования делают это).
  • Синхронизация : тактовый цикл микросхемы определяется задержкой его самого длинного пути, обычно называемого критическим путем. Учитывая спецификацию производительности, укладчик должен гарантировать, что не существует пути с задержкой, превышающей максимальную заданную задержку.
  • Перегрузка : хотя необходимо минимизировать общую длину проводов для соответствия общим ресурсам маршрутизации, необходимо также обеспечить соответствие ресурсов маршрутизации в различных локальных областях основной области чипа. Перегруженный регион может привести к чрезмерным объездным маршрутам или сделать невозможным прохождение всех маршрутов.
  • Электропитание : минимизация энергопотребления обычно включает в себя распределение местоположений компонентов ячеек, чтобы снизить общее энергопотребление, устранить горячие точки и сгладить температурные градиенты.
  • Вторичная цель - минимизация времени выполнения размещения .

Основные техники [ править ]

Размещение делится на глобальное размещение и детальное размещение. Глобальное размещение вносит кардинальные изменения, распределяя все экземпляры в соответствующие места в глобальном масштабе с небольшими допустимыми перекрытиями. Детальное размещение перемещает каждый экземпляр в близлежащее юридическое место с очень умеренным изменением макета. Размещение и общее качество дизайна больше всего зависят от общей производительности размещения.

Раньше размещение интегральных схем осуществлялось комбинаторными подходами. Когда конструкция ИС была в масштабе тысячи вентилей, методики моделирования отжига [1], такие как TimberWolf [2], демонстрируют наилучшие характеристики. Когда дизайн ИС вошел в миллионную интеграцию, размещение было достигнуто путем рекурсивного разбиения гиперграфа [3], как у Капо. [4]

Позже квадратичное размещение превзошло комбинаторные решения как по качеству, так и по стабильности. ГОРДИАН [5] формулирует стоимость длины провода как квадратичную функцию, в то же время разделяя ячейки посредством рекурсивного разделения. Алгоритм [6] моделирует плотность размещения как линейный член в квадратичной функции стоимости и решает проблему размещения с помощью чистого квадратичного программирования. Большинство современных квадратичных россыпей (KraftWerk, [7] FastPlace, [8] SimPL [9] ) следуют этой схеме , каждая из которых имеет разные эвристики для определения силы линейной плотности.

Нелинейное размещение обеспечивает лучшую производительность по сравнению с другими категориями алгоритмов. Подход, описанный в [10], сначала моделирует длину провода экспоненциальными (нелинейными) функциями, а плотность - локальными кусочно-квадратичными функциями, чтобы добиться большей точности и, следовательно, улучшения качества. Последующие академические работы в основном включают APlace [11] и NTUplace. [12]

ePlace [13] - это современный алгоритм глобального размещения. Он распределяет экземпляры друг от друга, моделируя электростатическое поле, что обеспечивает минимальные накладные расходы на качество и, таким образом, обеспечивает наилучшую производительность.

См. Также [ править ]

Ссылки [ править ]

  1. ^ С. Киркпатрик, CDG младший и член парламента Векки. Оптимизация путем имитации отжига. Наука, 220 (4598): 671–680, 1983.
  2. ↑ C. Sechen и A. Sangiovanni-Vincentelli. TimberWolf3.2: новый стандартный пакет размещения ячеек и глобальной маршрутизации. В DAC, страницы 432–439, 1986.
  3. ^ Джордж Karypis, Раджат Аггарваль, Vipin Кумар и Шаши Шекхар. Многоуровневое разбиение гиперграфа: приложения в домене СБИС. В DAC, стр. 526 - 529, 1997.
  4. ^ Колдуэлл, AE; Kahng, AB; Марков, ИЛ (июнь 2000 г.). « Может ли рекурсивное деление пополам создавать маршрутизируемые размещения? ». Материалы 37-й конференции по автоматизации проектирования . С. 477–482.
  5. ^ Kleinhans, JM; Sigl, G .; Йоханнес, FM; Antreich, KJ (март 1991 г.). «ГОРДИАН: Размещение СБИС методом квадратичного программирования и оптимизация нарезки». IEEE Transactions по автоматизированному проектированию интегральных схем и систем . 10 (3): 356–365. DOI : 10.1109 / 43.67789 . S2CID 15274014 . 
  6. ^ Х. Эйзенманн и Ф. М. Йоханнес. Общее глобальное размещение и планирование этажа. В DAC, страницы 269–274, 1998.
  7. ^ П. Шпиндлер, У. Шлихтманн и Ф. М. Йоханнес. Kraftwerk2 - Квадратичный подход к размещению с быстрым направлением силы с использованием точной сетевой модели. IEEE TCAD, 27 (8): 1398–1411, 2008 г.
  8. ^ Н. Вишванатан, М. Пан и Ч. Чу. FastPlace3.0: быстрый многоуровневый квадратичный алгоритм размещения с контролем перегрузки при размещении. В ASPDAC, страницы 135–140, 2007 г.
  9. ^ Kim, M.-C .; Ли Д.-Дж .; Марков И.Л. (январь 2011). «SimPL: эффективный алгоритм размещения». IEEE Transactions по автоматизированному проектированию интегральных схем и систем . 31 (1): 50–60. DOI : 10,1109 / TCAD.2011.2170567 . S2CID 47293399 . 
  10. ^ WC Нейлор, Р. Донелли и Л. Ша. Система нелинейной оптимизации и метод оптимизации длины проводов и оптимизации задержки для автоматического устройства укладки электрических цепей. В патенте США 6301693, 2001.
  11. ^ AB Kahng, С. Реда и В. Ван, «Архитектура и детали высокого качества, крупноформатная Аналитической Пласер», в ICCAD 2005, стр. 891-898.
  12. ^ T.-C. Чен, З.-В. Цзян, Т.-К. Сюй, Х.-К. Чен, Ю.-В. Чанг. NTUPlace3: аналитическая россыпь для крупномасштабных проектов разного размера с предварительно размещенными блоками и ограничением плотности. IEEE TCAD, 27 (7): 1228–1240, 2008 г.
  13. ^ J. Lu, P. Chen, C.-C. Чанг, Л. Ша, DJ-S. Хуанг, К.-К. Тэн и Ч.-К. Ченг, «ePlace: размещение на основе электростатики с использованием метода Нестерова», DAC 2014, стр. 1-6.

Дополнительная литература / Внешние ссылки [ править ]

  • Транзакции IEEE по автоматизированному проектированию интегральных схем и систем (TCAD)
  • Транзакции ACM по автоматизации проектирования электронных систем (ТОДАЭС)
  • Транзакции IEEE в очень крупномасштабных системах интеграции (TVLSI)