E500 PowerPC , представляет собой 32-битовый микропроцессор ядро от Freescale Semiconductor . Ядро совместимо со старой спецификацией PowerPC Book E, а также с Power ISA v.2.03 . Он имеет двойной выпуск, семь этапа трубопровода с FPUs (начиная с версии 2 и выше), 32/32 KiB данных и инструкций L1 кэш - памяти и 256, 512 или 1024 Кбайт L2 фронтсайд кэша. Скорости варьируются от 533 МГц до 1,5 ГГц, а ядро разработано так, чтобы иметь широкие возможности настройки и удовлетворять конкретные потребности встроенных приложений с такими функциями, как многоядерный рабочий интерфейс для вспомогательных процессоров приложений (APU).
e500 обеспечивает питание высокопроизводительной системы PowerQUICC III на сетевых процессорах (SoC) , и все они используют общую схему именования MPC85xx . Новый QorIQ от Freescale является эволюционным шагом по сравнению с PowerQUICC III и также будет основан на ядрах e500.
Версии
Существует три версии ядра e500, а именно оригинальный e500v1 , e500v2 и e500mc .
64-разрядная версия ядра e500mc, получившая название ядра e5500, была представлена в 2010 году, а последующее ядро e6500 добавило возможности многопоточности в 2012 году.
e500v1
- Поддержка расширений SPE (Signal Processing Engine). Файл целочисленного регистра расширен до 64-битной ширины. Инструкции, не относящиеся к SPE, обращаются и записывают только младшие 32 бита. Однако инструкции SIMD SPE читают и пишут с полных 64-бит. Эти расширения перекрывают строку и инструкции AltiVec .
- Поддержка SPESFP (встроенная скалярная плавающая точка одинарной точности). Это новый модуль с плавающей запятой, который отличается от классического FPU, последний из которых отсутствует в e500v1 и e500v2. SPESFP использует целочисленный регистровый файл. Он не полностью соответствует стандарту IEEE754.
e500v2
Ключевые улучшения e500v2 по сравнению с e500v1:
- Увеличьте физическое адресное пространство с 32-битного (4 ГиБ) до 36-битного (64 ГиБ). Это изменение означает, что устройства на базе e500v2 часто используют более продвинутый пакет поддержки плат (BSP), чем устройства на базе e500v1, поскольку различные периферийные устройства были перемещены на физические адреса более 4 ГиБ.
- Добавление размеров страниц с переменным размером 1 ГиБ и 4 ГиБ
- Добавлена поддержка DPESFP (встроенная скалярная числа с плавающей запятой двойной точности). Эти инструкции, основанные на SPESFP, обращаются к обеим половинам 64-битного целочисленного регистра.
- Удвоение размера и ассоциативности массива 4K-страниц второго уровня MMU (с 256-входных 2-полосных до 512-позиционных 4-полосных)
- Увеличение с 3 до 5 максимальных невыполненных промахов кэша данных
- Добавление альтернативной временной базы для временных меток с детализацией цикла
e500mc
Freescale представила e500mc в семействе микросхем QorIQ в июне 2008 года. E500mc имеет следующие особенности:
- Power ISA v.2.06 , который включает гипервизор и функции виртуализации для встраиваемых платформ.
- Восстановлен "классический" модуль с плавающей запятой.
- SPE, SPESFP и DPESFP удаляются, а файл целочисленного регистра снова становится 32-битным.
- Поддерживает от двух до более 32 ядер (не обязательно ядер одного типа) на одном кристалле.
- Поддерживает коммутационную матрицу CoreNet для подключения ядер и ускорителей каналов данных.
- Ядра e500mc имеют частные кэши L2, но обычно совместно используют другие средства, такие как кеши L3, контроллеры памяти, ядра ускорения приложений, ввод-вывод и т. д.
Приложения
PowerQUICC
Все устройства PowerQUICC 85xx основаны на ядрах e500v1 или e500v2, большинство из них - на последних.
QorIQ
В июне 2008 года Freescale анонсировала бренд QorIQ , микропроцессоры на базе семейства ядер e500.