QorIQ

Эта статья нуждается в обновлении . Обновите эту статью, чтобы отразить недавние события или новую доступную информацию. ( Сентябрь 2017 г. )

QorIQ / к ɔːr aɪ к J ˙U / является торговой маркой ARM -На и питания ISA -На связи микропроцессоры от NXP Semiconductors (ранее Freescale ). Это эволюционный шаг от платформы PowerQUICC , и первоначальные продукты были построены на основе одного или нескольких ядер e500mc и представлены на пяти различных платформах, P1, P2, P3, P4 и P5, сегментированных по производительности и функциональности. Платформа сохраняет программную совместимость со старыми продуктами PowerPC, такими как платформа PowerQUICC. В 2012 году Freescale объявилаПредложения QorIQ на базе ARM начиная с 2013 г. ^[1]

Бренд QorIQ и семейства продуктов P1, P2 и P4 были объявлены в июне 2008 года. Подробная информация о продуктах P3 и P5 была объявлена ​​в 2010 году.

Процессоры QorIQ серии P производились по 45-нм техпроцессу и были доступны в конце 2008 года (P1 и P2), середине 2009 года (P4) и 2010 году (P5).

Серия QorIQ T основана на 28-нм техпроцессе и преследует очень агрессивную цель по мощности, ограничивая 30 Вт . Они используют ядро ​​e6500 с AltiVec и, как ожидается, будут доставлены в 2013 году.

Семейства QorIQ LS-1 и LS-2 - это процессоры на базе ARM, использующие ядра Cortex A7 , Cortex A9 , A15 , A53 и A72 в независимой от ISA архитектуре Layerscape. Они доступны с 2013 года и предназначены для сетевых приложений низкого и среднего уровня, а также для приложений беспроводной инфраструктуры. ^[1]

Layerscape [ править ]

Архитектура Layerscape (LS) представляет собой последнее развитие семейства QorIQ, поскольку функции, ранее предоставляемые DPAA (например, сжатие), могут быть реализованы программно или аппаратно, в зависимости от конкретного чипа, но прозрачны для прикладных программистов. Объявлено, что LS-1 и LS-2 будут использовать ядра Cortex A7 , A9 , A15 , A53 и A72 . ^[1]

Первоначальная серия LS-1 не включает какой-либо уровень ускоренной обработки пакетов, фокусируясь на типичном энергопотреблении менее 3 Вт с использованием двух Cortex A7 с обеспечением ECC для кешей и DDR3 / 4 со скоростью от 1000 до 1600 МТ / с, с двумя контроллерами PCI Express в x1 / x2 / x4, SD / MMC, SATA 1/2/3, USB 2/3 со встроенным PHY и виртуализированные контроллеры eTSEC Gigabit Ethernet. ^[2]

LS1 означает серию LS1XXX (например, LS1021A и т. Д.); LS2 означает серию LS2XXX. LS2 означает более высокий уровень производительности, чем LS1, и не указывает на второе поколение. Две средние цифры названия продукта - это количество ядер; последняя цифра обозначает модели, причем в большинстве, но не во всех случаях, более высокая цифра означает более высокую производительность. «A» в конце указывает на процессор Arm. LX обозначает поколение 16 нм FinFET .

Семейство LS1 построено на архитектуре Layerscape и представляет собой программируемую сетевую архитектуру ядра плоскости данных . Семейства процессоров LS1 и LS2 предлагают усовершенствованный высокопроизводительный канал передачи данных и интерфейсы сетевых периферийных устройств. Эти функции часто требуются для сетей, телекоммуникаций / передачи данных, беспроводной инфраструктуры , военных и аэрокосмических приложений.

Первоначальное объявление [ править ]

Freescale Semiconductor Inc. (приобретенная NXP Semiconductors в конце 2015 года) анонсировала архитектуру сетевой процессорной системы, которая, как утверждается, обеспечивает гибкость и масштабируемость, необходимые OEM-производителям сетевой инфраструктуры для обработки рыночных тенденций подключенных устройств, массивных наборов данных, строгой безопасности и обслуживания в реальном времени. и все более непредсказуемые модели сетевого трафика. ^{[3] [4] [5]}

Список семейств продуктов Layerscape [ править ]

Серия P [ править ]

Процессоры QorIQ серии P основаны на ядрах e500 или e5500. Серии P10xx, P2010 и P2020 основаны на ядре e500v2, P204x, P30xx и P40xx на ядре e500mc и P50xx на ядре e5500. Характеристики включают 32/32 КБ кеш -памяти L1 данных / инструкций , 36-битную адресацию физической памяти [добавляется в верхнюю часть виртуального адреса в контексте процесса, каждый процесс по-прежнему 32-битный], на некоторых ядрах присутствует блок с плавающей запятой двойной точности. (не все), а поддержка виртуализации через уровень гипервизора присутствует в продуктах с e500mc или e5500. Двухъядерные и многоядерные устройства поддерживают как симметричные, так и асимметричные многопроцессорность и может запускать несколько операционных систем параллельно.

P1 [ править ]

Серия P1 предназначена для шлюзов, коммутаторов Ethernet, точек доступа к беспроводной локальной сети и приложений управления общего назначения. Это платформа начального уровня, диапазон устройств от 400 до 800 МГц. Он разработан для замены платформ PowerQUICC II Pro и PowerQUICC III . Чипы включают, среди прочего, интегрированные функции, контроллеры Gigabit Ethernet , два контроллера USB 2.0 , механизм безопасности, 32-битный контроллер памяти DDR2 и DDR3 с поддержкой ECC , два четырехканальных контроллера DMA , SD / MMC.хост-контроллер и высокоскоростные интерфейсы, которые можно настроить как линии SerDes , интерфейсы PCIe и SGMII . Чип представлен в корпусах с 689 выводами, которые совместимы по выводам с процессорами семейства P2. ^{[6] [7]}

• P1011 - включает одно ядро ​​e500 800 МГц, кэш L2 256 КБ , четыре полосы SerDes, три контроллера Ethernet Gbit и механизм TDM для устаревших телефонных приложений.
• P1020 - включает в себя два ядра e500 800 МГц, общую кэш-память L2 объемом 256 КБ , четыре полосы SerDes, три контроллера Gbit Ethernet и механизм TDM.

P2 [ редактировать ]

Серия P2 разработана для широкого спектра применений на сетевых, телекоммуникационных, военных и промышленных рынках. Он будет доступен в виде специальных высококачественных деталей с допусками на стыки от −40 до 125 ° C , особенно подходящих для сложных условий на открытом воздухе. Это платформа среднего уровня с устройствами в диапазоне от 800 МГц до 1,2 ГГц. Он разработан для замены платформ PowerQUICC II Pro и PowerQUICC III . Микросхемы включают, помимо других интегрированных функций, кэш-память L2 объемом 512 КБ, механизм безопасности, три контроллера Gigabit Ethernet, контроллер USB 2.0 , 64-разрядный контроллер памяти DDR2 и DDR3 сПоддержка ECC , двойные четырехканальные контроллеры DMA , хост-контроллер SD / MMC и высокоскоростные полосы SerDes, которые можно настроить как три интерфейса PCIe , два интерфейса RapidIO и два интерфейса SGMII . Чипы упакованы в 689-контактные корпуса, которые совместимы по выводам с процессорами семейства P1. ^{[6] [8]}

• P2010 - включает одно ядро ​​1,2 ГГц
• P2020 - включает два ядра 1,2 ГГц с общей кэш-памятью L2

P3 [ править ]

Серия P3 - это сетевая платформа средней производительности, предназначенная для коммутации и маршрутизации . Семейство P3 предлагает многоядерную платформу с поддержкой до четырех ядер e500mc на частотах до 1,5 ГГц на одном и том же чипе, соединенных структурой когерентности CoreNet. Микросхемы включают в себя, помимо других интегрированных функций, интегрированные кеши L3 , контроллер памяти, несколько устройств ввода-вывода, таких как DUART , GPIO и USB 2.0 , механизмы безопасности и шифрования, диспетчер очереди, планирующий события на кристалле, и SerDes на основе кристалла. высокоскоростная сеть, настраиваемая как несколько Gigabit Ethernet, 10 Gigabit Ethernet, RapidIO или PCIe интерфейсы. ^[9]

Процессоры семейства P3 имеют тот же физический корпус, что и P4 и P5, и обратно совместимы с ними по программному обеспечению. Процессоры P3 имеют 64-разрядные контроллеры памяти DDR3 с тактовой частотой 1,3 ГГц, 18 линий SerDes для работы в сети, аппаратные ускорители для обработки и планирования пакетов, регулярные выражения, RAID, безопасность, криптографию и RapidIO.

Ядра поддерживаются аппаратным гипервизором и могут работать в симметричном или асимметричном режиме, что означает, что ядра могут запускать и загружать операционные системы вместе или по отдельности, сбрасывая и разделяя ядра и каналы данных независимо, не мешая другим операционным системам и приложениям.

• P2040
• P2041
• P3041 - четыре ядра с частотой 1,5 ГГц, кэш-память второго уровня 128 КБ на каждое ядро, один 64-разрядный контроллер DDR3 с частотой 1,3 ГГц. Изготовлен по 45-нм техпроцессу с мощностью 12 Вт.

P4 [ править ]

Серия P4 - это высокопроизводительная сетевая платформа, предназначенная для магистральных сетей, коммутации и маршрутизации на уровне предприятия . Семейство P4 предлагает экстремальную многоядерную платформу с поддержкой до восьми ядер e500mc на частотах до 1,5 ГГц на одном и том же чипе, соединенных структурой когерентности CoreNet. Микросхемы включают, среди прочего, интегрированные функции, интегрированные кеши L3 , контроллеры памяти, несколько устройств ввода-вывода, таких как DUART , GPIO и USB 2.0., механизмы безопасности и шифрования, диспетчер очередей, планирующий события на кристалле, и SerDes на основе высокоскоростной сети на кристалле, настраиваемой как несколько интерфейсов Gigabit Ethernet, 10 Gigabit Ethernet , RapidIO или PCIe.

Ядра поддерживаются аппаратным гипервизором и могут работать в симметричном или асимметричном режиме, что означает, что ядра могут запускать и загружать операционные системы вместе или по отдельности, сбрасывая и разделяя ядра и каналы данных независимо, не мешая другим операционным системам и приложениям.

• P4080 - включает восемь ядер e500mc, каждое с кэшем L1 инструкций / данных 32/32 Кбайт и кэшем L2 128 Кбайт. Чип имеет два кэша L3 объемом 1 МБ, каждый из которых подключен к 64-битному контроллеру памяти DDR2 / DDR3. Чип содержит модуль безопасности и шифрования, способный анализировать и классифицировать пакеты, а также ускорять шифрование и сопоставление шаблонов регулярных выражений . Чип может быть сконфигурирован с восемью гигабитными и двумя 10-гигабитными контроллерами Ethernet, тремя портами PCIe 5 ГГц и двумя интерфейсами RapidIO. Он также имеет различные другие периферийные устройства, такие как два контроллера USB2. Он рассчитан на работу ниже 30 Вт на частоте 1,5 ГГц. Процессор изготовлен по 45-нм техпроцессу SOI, и его образцы начали поступать клиентам в августе 2009 года ^[10].

Чтобы помочь разработчикам программного обеспечения и разработчикам систем начать работу с QorIQ P4080, Freescale совместно с Virtutech создали виртуальную платформу для P4080, которую можно использовать до появления микросхем для разработки, тестирования и отладки программного обеспечения для микросхемы. В настоящее время симулятор предназначен только для P4080, а не для других чипов, анонсированных в 2008 году. ^[11]

Благодаря полному набору сетевых механизмов этот процессор может использоваться в телекоммуникационных системах (LTE eNodeB, EPC, WCDMA, BTS), поэтому Freescale и 6WIND перенесли программное обеспечение 6WIND для обработки пакетов на P4080. ^{[12] [13]}

P5 [ править ]

Серия P5 основана на высокопроизводительном 64-битном ядре e5500 с масштабированием до 2,5 ГГц и допускающим множество вспомогательных процессоров приложений, а также многоядерную работу через структуру CoreNet . Процессоры серии P5 имеют один и тот же физический корпус, а также имеют обратную совместимость по программному обеспечению с процессорами P3 и P4. Процессоры P5 имеют 64-разрядные контроллеры памяти DDR3 с тактовой частотой 1,3 ГГц, 18 линий SerDes для работы в сети, аппаратные ускорители для обработки и планирования пакетов, регулярные выражения, RAID, безопасность, криптографию и RapidIO.

Представленные в июне 2010 года образцы будут доступны в конце 2010 года, а полное производство ожидается в 2011 году.

Приложения варьируются от инфраструктуры уровня управления сетью высокого уровня до сетей хранения данных высокого уровня и сложных военных и промышленных устройств.

• P5010 - Одно ядро ​​e5500 2,2 ГГц, кэш L3 1 МБ, один контроллер DDR3 1,333 ГГц, изготовленный по 45-нм техпроцессу и работающий в конверте мощностью 30 Вт.
• P5020 - Два ядра e5500 2,2 ГГц, два кэша L3 по 1 МБ, два контроллера DDR3 1,333 ГГц, изготовленные по 45-нм техпроцессу и работающие с мощностью 30 Вт.
• P5021 - два ядра e5500 2,4 ГГц, 1,6 ГГц DDR3 / 3L. Отбор проб с марта 2012 г .; производство ожидается в 4К12.
• P5040 - Quad e5500 с частотой 2,4 ГГц, 1,6 ГГц DDR3 / 3L. Отбор проб с марта 2012 г .; производство ожидается в 4К12.

Qonverge [ править ]

В феврале 2011 года Freescale представила платформу QorIQ Qonverge, которая представляет собой серию комбинированных процессоров SoC CPU и DSP, предназначенных для приложений беспроводной инфраструктуры. ^[14] В чипах семейства PSC913x используется центральный процессор на базе ядра e500, а в 2011 году появятся DSP StarCore SC3850, которые производятся по 45-нм техпроцессу, а 28-нм компоненты на основе e6500 и CS3900 будут доступны в 2012 году под названием P4xxx.

Серия AMP [ править ]

Все процессоры QorIQ Advanced Multiprocessing, серии AMP , основаны на многопоточном 64-битном ядре e6500 со встроенными процессорами AltiVec SIMD, за исключением семейства T1 нижнего уровня, в котором используется более старое ядро ​​e5500. Продукция будет варьироваться от одноядерных версий до деталей с 12 ядрами и более с частотами вплоть до 2,5 ГГц. Процессы будут разделены на пять классов в соответствии с производительностью и функциями, с названиями от T1 до T5, и будут производиться по 28-нм техпроцессу, начиная с 2012 года ^[15].

T4 [ править ]

В семействе T4 используется 64-битное двухпоточное ядро ​​e6500.

• T4240 - первый анонсированный продукт, включающий двенадцать ядер, три контроллера памяти и различные другие ускорители. ^[16]
• T4160 - Уменьшенная версия T4240 с восемью ядрами, меньшим количеством опций ввода-вывода и всего двумя контроллерами памяти. ^[16]
• T4080 - Уменьшенная версия T4240 с четырьмя ядрами, меньшим количеством опций ввода-вывода и всего двумя контроллерами памяти. ^[16]

T2 [ править ]

Семейство T2 использует 64-битное двухпоточное ядро ​​e6500.

• T2080 и T2081 - четырехъядерные процессоры, работающие на частоте от 1,5 до 1,8 ГГц. Детали '81 поставляются в меньшем корпусе, немного другие варианты ввода / вывода и, следовательно, меньше контактов ввода / вывода. ^[17] T2081 совместим по выводам с деталями нижнего конца T104x и T102x.

T1 [ править ]

Семейство T1 использует 64-разрядное однопоточное ядро ​​e5500 с частотой от 1,2 до 1,5 ГГц с 256 КБ кэш-памяти L2 на каждое ядро ​​и 256 КБ общей кэш-памяти CoreNet L3.

• T1040 - четырехъядерный процессор, четыре порта Gbit Ethernet и 8-портовый коммутатор Ethernet
• T1042 - четырехъядерный процессор, пять портов Gbit Ethernet, без коммутатора Ethernet.
• T1020 - двухъядерный, четыре порта Gbit Ethernet и 8-портовый коммутатор Ethernet
• T1022 - двухъядерный, пять портов Gbit Ethernet, без коммутатора Ethernet.

Системный дизайн [ править ]

Сети, информационные технологии и телекоммуникационные системы [ править ]

Продукты QorIQ приносят некоторые новые проблемы при проектировании некоторых плоскостей управления телекоммуникационных систем и их плоскости данных . Например, когда используются 4 или 8 ядер, такие как P4080, для достижения миллионов обработки пакетов в секунду, система не масштабируется с обычным программным стеком, потому что для большого количества ядер требуется другая конструкция системы. ^[18] Чтобы восстановить простоту и при этом обеспечить высочайший уровень производительности, телекоммуникационные системы основаны на разделении ядер. Некоторые ядра используются для плоскости управления, а некоторые другие используются для измененной плоскости данных на основе Fast Path.

Freescale сотрудничает с сетевой компанией 6WIND, чтобы предоставить разработчикам программного обеспечения высокопроизводительное коммерческое решение для обработки пакетов для платформы QorIQ. ^[19]

См. Также [ править ]

• PowerQUICC
• PowerPC e500
• PowerPC e6500

Ссылки [ править ]

Внешние ссылки [ править ]

• Веб-сайт NXP Semiconductors QorIQ
• EE Times, Процессор NXP на базе Интернета вещей, Сети
• Миграция процессоров PowerQUICC® III на платформы QorIQ ™
• 45-нм коммуникационные MPU QorIQ с двухъядерным процессором и низким энергопотреблением - ElectronicProducts.com
• MontaVista предоставляет первую бесплатную оценку коммерческого Linux для многоядерного процессора Freescale QorIQ P4080 - Money.AOL.com