 | Эта статья включает в себя список общих ссылок , но он остается в значительной степени непроверенным, поскольку в нем отсутствует достаточное количество соответствующих встроенных ссылок . ( Сентябрь 2017 г. ) ( Узнайте, как и когда удалить этот шаблон сообщения ) |
| Основная информация | |
|---|---|
| Запущен | 1993 г. |
| Разработано | IBM |
| Архитектура и классификация | |
| Набор инструкций | POWER ISA |
| История | |
| Предшественник | МОЩНОСТЬ1 |
| Преемник | МОЩНОСТЬ3 |
| Архитектуры POWER , PowerPC и Power ISA |
|---|
| NXP (ранее Freescale и Motorola) |
| IBM |
|
| IBM / Nintendo |
| Другой |
|
| Ссылки по теме |
|
| Отменено серым цветом , историческое - курсивом |
POWER2 , первоначально названный RIOS2 , является процессором разработанного IBM , реализующей МОЩНОСТЬ набора команд со . POWER2 был преемником POWER1 , дебютировавшим в сентябре 1993 года в системах IBM RS / 6000 . На момент своего появления POWER2 был самым быстрым микропроцессором, превосходящим Alpha 21064 . Когда в 1993 году была представлена Alpha 21064A, POWER2 потерял лидерство и стал вторым. IBM заявила, что производительность POWER2 с частотой 62,5 МГц составила 73,3 SPECint92 и 134,6 SPECfp92.
Компилятор GCC с открытым исходным кодом удалил поддержку POWER1 (RIOS) и POWER2 (RIOS2) в версии 4.5. [1]
Описание [ править ]
Усовершенствования по сравнению с POWER1 включали улучшения в архитектуру набора команд POWER (состоящую из новых пользовательских и системных инструкций и других функций, связанных с системой), более высокие тактовые частоты (от 55 до 71,5 МГц), дополнительный блок с фиксированной запятой и блок с плавающей запятой , более крупный Кэш инструкций 32 КБ и больший кэш данных 128 или 256 КБ. POWER2 представлял собой многокристальную конструкцию, состоящую из шести или восьми полустационарных интегральных схем, в зависимости от объема кэша данных (конфигурация 256 КБ требовала восьми микросхем). Разделение конструкции было идентично POWER1: микросхема блока кэширования инструкций, микросхема блока с фиксированной точкой, микросхема блока с плавающей запятой, микросхема блока управления памятью и две или четыре микросхемы блока кэширования данных.
Конфигурация с восемью микросхемами содержит в общей сложности 23 миллиона транзисторов и общую площадь кристалла 1215 мм 2 . Чипы производятся IBM по технологии CMOS 0,72 мкм [2], которая обеспечивает эффективную длину канала 0,45 мкм; и один слой поликремния и четыре слоя металлического межсоединения. [3] Чипы упакованы в керамический многокристальный модуль (MCM) размером 64 мм на 64 мм.
POWER2 + [ редактировать ]
Усовершенствованная версия POWER2, оптимизированная для обработки транзакций, была представлена в мае 1994 года как POWER2 +. Рабочие нагрузки обработки транзакций выиграли от добавления кеш-памяти второго уровня емкостью 512 КБ, 1 МБ и 2 МБ. Этот кэш был реализован вне пакета со стандартными пакетными SRAM. Кэш был подключен к POWER2 + через 64- (для младших систем) или 128-битную шину (для high-end систем). Кэш имел прямое отображение , имел размер строки 128 байт и имел сквозную запись.. Теги кеша содержались на микросхеме блока управления хранилищем. POWER2 + имеет более узкую 64- или 128-битную шину памяти и меньший размер кэша данных на 64 или 128 КБ. Поскольку кэш-память меньше, микросхемы блока кэширования данных становятся меньше в результате, и обновленная микросхема блока управления памятью также меньше. Целью конфигурации с шестью микросхемами было снижение стоимости, и поэтому микросхемы упакованы в корпус с шариковым припоем (SBC) вместо MCM.
P2SC [ редактировать ]
P2SC, для POWER2 Super Chip , был выпущен в октябре 1996 года как преемник POWER2. Это была реализация однокристальный из восьми чипов POWER2, объединяя 15 миллионов транзисторов на 335 мм 2 штампа , изготовленного в 0,29 мкм пятислойных металла КМОП-6S от IBM процесса. Первая версия работала на частоте 120 или 135 МГц, что почти в два раза быстрее, чем POWER2 на частоте 71,5 МГц, при этом шина памяти и ввода-вывода работала на половинной скорости, чтобы поддерживать более высокую тактовую частоту. IBM заявила, что производительность этой версии составляет 5,5 SPECint95_base и 14,5 SPECfp95_base. Более быстрая деталь на 160 МГц, изготовленная по технологии CMOS-6S2 0,25 мкм, была анонсирована на форуме Microprocessor Forum в октябре 1997 года.
P2SC не был полной копией POWER2, емкость кэша данных L1 и резервного буфера трансляции данных (TLB) была уменьшена вдвое до 128 КБ и 256 записей соответственно, а редко используемая функция, блокирующая записи в TLB, не была реализована в чтобы уместить исходный дизайн на одну матрицу.
На смену P2SC пришел POWER3 в качестве флагманского микропроцессора IBM в линейке RS / 6000 в 1998 году. Заметным применением P2SC стал суперкомпьютер IBM Deep Blue с 30 узлами, который победил чемпиона мира Гарри Каспарова по шахматам в 1997 году. возможности игры в шахматы были связаны с его специализированными интегральными схемами, а не с P2SC.
См. Также [ править ]
- Архитектура набора команд IBM POWER
- Микропроцессоры IBM POWER
- МОЩНОСТЬ1
- МОЩНОСТЬ3
Заметки [ править ]
- ^ «Серия выпусков GCC 4.5 - Изменения, новые функции и исправления - Проект GNU - Фонд свободного программного обеспечения (FSF)» . gcc.gnu.org .
- ^ Гвеннап 1996
- ^ Белый 1994
Ссылки [ править ]
- Barreh, JI; Голла, RT; Аримилли, LB; Иордания, П.Дж. (сентябрь 1994 г.). «Блок кеширования инструкций POWER2». Журнал исследований и разработок IBM . 38 (5): 537–544. DOI : 10.1147 / rd.385.0537 .
- Болл, Ричард (15 октября 1997 г.). «Чипвилл США». Еженедельник электроники .
- ДеТар, Джим (22 августа 1994). «IBM подробно описывает Power2 +; DEC представляет новую Alpha AXP». Электронные новости .
- Гвеннап, Линли (4 октября 1993 г.). «IBM восстанавливает лидерство в производительности с помощью Power2». Отчет микропроцессора .
- Гвеннап, Линли (26 августа 1996 г.). «IBM превращает POWER2 в один чип». Отчет микропроцессора .
- Хикс, Теннесси; Фрай, RE; Харви, ЧП (сентябрь 1994 г.). «Модуль с плавающей запятой POWER2: Архитектура и реализация». Журнал исследований и разработок IBM . 38 (5): 525–536. DOI : 10.1147 / rd.385.0525 .
- Полузащитник, Дж. Роберт (28 июня 1993 г.). «IBM готовит RISC Progeny в Unix» . Электронные новости .
- Шиппи, Дэвид (9 августа 1994). «Процессор Power2 +». Горячие чипсы 6 .
- Шиппи, диджей; Гриффит, TW (сентябрь 1994). «Блоки управления фиксированной точкой, кэшем данных и хранилищем POWER2». Журнал исследований и разработок IBM . 38 (5): 503–524. DOI : 10.1147 / rd.385.0503 .
- Статт, Пол (январь 1994). «Power2 берет на себя инициативу - на данный момент». Байт .
- Белый, ЮЗ; Дхаван, С. (сентябрь 1994 г.). «POWER2: следующее поколение семейства RISC System / 6000». Журнал исследований и разработок IBM . 38 (5): 493–502. DOI : 10.1147 / rd.385.0493 .
Дальнейшее чтение [ править ]
- Вайс, Шломо; Смит, Джеймс Эдвард (1994). МОЩНОСТЬ и PowerPC . Морган Кауфманн. ISBN 1558602798. - Глава 6 описывает архитектуру и процессор POWER2.
