| Архитектуры POWER , PowerPC и Power ISA |
|---|
| NXP (ранее Freescale и Motorola) |
| IBM |
|
| IBM / Nintendo |
| Другой |
| Ссылки по теме |
|
| Отменено серым цветом , историческое - курсивом |
Titan было запланированным семейством 32-разрядных микропроцессорных ядер на базе Power ISA, разработанных Applied Micro Circuits Corporation (AMCC), но было списано в 2010 году. [1] Applied Micro решила продолжить разработку ядра PowerPC 400 вместо этого на 40 нм процесс изготовления.
Подробности [ править ]
Он был разработан как основа для встраиваемых процессоров и решений типа « система на кристалле» (SoC). Несмотря на высокую производительность и частоту до 2 ГГц, он останется чрезвычайно энергоэффективным, потребляя всего 2,5 Вт на ядро . Там, где обычно приходится искать компромисс между производительностью и мощностью, AMCC использовала технологию Fast14 от Intrinsity для создания чрезвычайно эффективного микропроцессора, сочетающего высокую производительность с низким энергопотреблением и сравнительно дешевым массовым производством 90-нм КМОП . Используя транзисторы NMOS и без защелокв результате получается микросхема с меньшим количеством транзисторов, чем в традиционной конструкции, что снижает стоимость. Конструкция позволяет реализовать двухъядерные SoC, потребляющие менее 15 Вт. Были планы на одно-, двух- и четырехъядерные версии.
У Titan был новый суперскаляр, вышедшее из строя 8-9 ступенчатое ядро с новым трехступенчатым дизайном кеш-памяти ЦП . Небольшие кэши инструкций и данных 4/4 КиБ на «уровне 0» располагаются перед традиционными кэшами 32/32 КиБ L1 до 1 МБ кэша L2, который будет совместно использоваться всеми ядрами (поддерживая до четырех). Titan был совместим с Power ISA v.2.04 .
Реализации [ править ]
- APM 83290 - первая реализация дизайна ядра Titan под кодовым названием Gemeni . [2] Два ядра 1,5 ГГц с FPU , 512 КБ общего кэша L2, контроллер DDR2, модуль безопасности, многоканальный DMA и модуль ввода-вывода для Gigabit Ethernet, PCIe, USB, RapidIO и SATA. Отбор проб начался в октябре 2009 г. [1] . Процессор предназначен для приложений уровня телекоммуникаций и управления. Он построен с использованием 90-нанометровой КМОП-матрицы TSMC для снижения стоимости. [2]
Ссылки [ править ]
- ^ «AMCC делает еще один шанс на многоядерность» . EETimes. 2010-09-27 . Проверено 14 июля 2011 . CS1 maint: обескураженный параметр ( ссылка )
- ^ «AMCC, TSMC представили новый MPU технологии IBM» . EETimes. 2009-09-25 . Проверено 14 июля 2011 . CS1 maint: discouraged parameter (link)
Внешние ссылки [ править ]
- Пресс-релиз AMCC
- Процессор архитектуры питания нового поколения AMCC - Titan - Power.org
- AMCC выходит на рынок высокопроизводительных встраиваемых систем PowerPC - EETimes
- Внутренние сети 2 ГГц, 4000 DMIPS PowerPC FastCore - Market Wire
