Архитектура набора команд IBM POWER

IBM POWER ISA является сокращенным набором команд компьютера (RISC) набор инструкций архитектуры (ISA) , разработанная IBM . Название является аббревиатурой от Performance Optimization With Enhanced RISC . ^[1]

ISA использовалась в качестве основы для высокопроизводительных микропроцессоров IBM в 1990-х годах и использовалась во многих серверах, миникомпьютерах, рабочих станциях и суперкомпьютерах IBM. Эти процессоры называются POWER1 (RIOS-1, RIOS.9, RSC , RAD6000 ) и POWER2 (POWER2, ​​POWER2 + и P2SC).

ISA превратилась в архитектуру набора команд PowerPC и была признана устаревшей в 1998 году, когда IBM представила процессор POWER3 , который в основном был 32/64-битным процессором PowerPC , но включал POWER ISA для обратной совместимости. От первоначальной POWER ISA отказались. PowerPC превратился в третью Power ISA в 2006 году.

IBM продолжает разрабатывать ядра микропроцессоров PowerPC для использования в своих предложениях специализированных интегральных схем (ASIC). ^{[ необходима цитата ]} Многие приложения большого объема включают ядра PowerPC.

История [ править ]

Исследовательский проект 801 [ править ]

В 1974 году IBM начала проект с целью создания большой коммутируемой телефонной сети с потенциальной пропускной способностью не менее 300 вызовов в секунду. Предполагалось, что для обработки каждого вызова при сохранении отклика в реальном времени потребуется 20 000 машинных инструкций, поэтому считалось, что необходим процессор с производительностью 12 MIPS. ^[2] Это требование было чрезвычайно амбициозным для того времени, но было осознано, что большая часть сложности современных ЦП может быть устранена, поскольку этой машине нужно было только выполнять ввод-вывод, переходы, добавлять регистр-регистр, перемещать данные. между регистрами и памятью и не будет нуждаться в специальных инструкциях для выполнения сложных арифметических операций.

Эта простая философия проектирования, согласно которой каждый шаг сложной операции явно определяется одной машинной инструкцией, и все инструкции должны выполняться за одно и то же постоянное время, позже стала известна как RISC .

К 1975 году проект телефонного коммутатора был отменен без прототипа. Однако по оценкам моделирования, проведенным в первый год проекта, казалось, что процессор, разработанный для этого проекта, может быть очень многообещающим процессором общего назначения, поэтому работа продолжалась в здании исследовательского центра Томаса Дж. Ватсона № 801 на 801 проект. ^[2]

Проект Cheetah 1982 года [ править ]

В течение двух лет в Watson Research Center изучались суперскалярные ограничения дизайна 801, такие как возможность реализации проекта с использованием нескольких функциональных блоков для повышения производительности, аналогично тому, что было сделано в IBM System / 360 Model 91 и CDC 6600 (хотя модель 91 была основана на конструкции CISC), чтобы определить , является ли машина RISC может поддерживать несколько инструкции за один цикл, или то , что должно быть сделано в 801 конструкции изменения конструкции , чтобы обеспечить для множественных исполнительных единиц .

Для повышения производительности Cheetah имел отдельные исполнительные модули для ветвлений, с фиксированной и плавающей точкой. ^{[3] [4] В} конструкцию 801 было внесено много изменений, позволяющих использовать несколько исполнительных модулей. Первоначально планировалось, что Cheetah будет изготавливаться с использованием технологии биполярной эмиттерно-связанной логики (ECL), но к 1984 году дополнительная технология металл-оксид-полупроводник ( CMOS ) позволила повысить уровень интеграции схемы при одновременном улучшении характеристик транзисторной логики.

Американский проект [ править ]

В 1985 году в исследовательском центре IBM Thomas J. Watson Research Center началось исследование архитектуры RISC второго поколения, в результате чего была разработана «архитектура AMERICA»; ^[2] В 1986 году IBM Austin приступила к разработке серии RS / 6000 на основе этой архитектуры. ^{[3] [4]}

СИЛА [ править ]

В феврале 1990 года первые компьютеры IBM, на которых был установлен набор инструкций POWER, назывались «RISC System / 6000» или RS / 6000 . Эти компьютеры RS / 6000 были разделены на два класса, рабочие станции и серверы , и поэтому были представлены как POWERstation и POWERserver. ЦП RS / 6000 имел 2 конфигурации, называемые «RIOS-1» и «RIOS.9» (или, чаще, « POWER1"ЦП). Конфигурация RIOS-1 имела в общей сложности 10 дискретных микросхем - микросхему кэша инструкций, микросхему с фиксированной точкой, микросхему с плавающей запятой, 4 микросхемы кэша данных, микросхему управления памятью, микросхемы ввода / вывода и микросхему тактовой частоты. В более дешевой конфигурации RIOS.9 было 8 дискретных микросхем - микросхема кэша инструкций, микросхема с фиксированной запятой, микросхема с плавающей запятой, 2 микросхемы кэш-памяти данных, микросхема управления памятью, микросхема ввода / вывода и микросхема часов.

Однокристальная реализация RIOS, RSC (для « RISC Single Chip »), была разработана для RS / 6000 нижнего уровня; Первые машины с RSC были выпущены в 1992 году.

POWER2 [ править ]

IBM начала разработку процессора POWER2 как преемника POWER1 за два года до создания в 1991 году альянса Apple / IBM / Motorola в Остине, штат Техас. Несмотря на то, что на это повлияло отвлечение ресурсов для быстрого старта усилий Apple / IBM / Motorola, от запуска системы до поставки системы POWER2 потребовалось пять лет. Благодаря добавлению второго модуля с фиксированной запятой, второго модуля с плавающей запятой и других улучшений производительности, POWER2 был лидером производительности на момент анонса в ноябре 1993 года.

В набор команд также были добавлены новые инструкции:

• Инструкции по хранению четвертого слова. Команда загрузки четверного слова перемещает два соседних значения двойной точности в два соседних регистра с плавающей запятой.
• Аппаратная инструкция извлечения квадратного корня.
• Инструкции по преобразованию чисел с плавающей точкой в ​​целые числа.

Для поддержки продуктовых линеек RS / 6000 и RS / 6000 SP2 в 1996 году у IBM была собственная группа разработчиков, которая реализовала однокристальную версию POWER2, ​​P2SC («POWER2 Super Chip»), вне альянса Apple / IBM / Motorola в Самый продвинутый и плотный процесс IBM CMOS-6S. P2SC объединил весь отдельный кэш инструкций POWER2, ​​фиксированную точку, плавающую точку, элементы управления хранилищем и кеш-память данных на одном огромном кристалле. На момент своего появления P2SC был крупнейшим процессором с самым большим числом транзисторов в отрасли. Несмотря на проблемы, связанные с размером, сложностью и продвинутым процессом CMOS, первая версия процессора с магнитной лентой могла быть поставлена, и на момент своего анонса она имела лидирующую производительность с плавающей запятой. P2SC был процессором, который использовался в шахматном суперкомпьютере IBM Deep Blue 1997 года, который победил шахматного гроссмейстера.Гарри Каспаров . Благодаря двойным сложным модулям MAF с плавающей запятой и огромным интерфейсам памяти с широкой и малой задержкой, P2SC был в первую очередь ориентирован на инженерные и научные приложения. В конце концов, на смену P2SC пришла POWER3, которая включала 64-битные, SMP-возможности и полный переход на PowerPC в дополнение к сложным двойным модулям MAF с плавающей запятой P2SC.

Архитектура [ править ]

Дизайн POWER происходит непосредственно от процессора 801 , который широко считается первым истинным дизайном процессора RISC. 801 использовался в ряде приложений внутри аппаратного обеспечения IBM. ^[2]

Примерно в то же время, когда был выпущен PC / RT, IBM начала проект America Project по разработке самого мощного процессора на рынке. В первую очередь их интересовало решение двух проблем в конструкции 801:

• 801 требовал, чтобы все инструкции выполнялись за один такт , что исключало инструкции с плавающей запятой .
• Хотя декодер был конвейерным как побочный эффект этих одноцикловых операций, они не использовали суперскалярные эффекты.

Плавающая точка стала центром внимания американского проекта, и IBM смогла использовать новые алгоритмы, разработанные в начале 1980-х годов, которые могли поддерживать 64-битное умножение и деление двойной точности за один цикл. ФП часть конструкции была отделена от декодера команд и целых частей, что позволяет декодер для передачи команд в оба ПДП и АЛУ (целое число) исполнительных блоки одновременно. IBM дополнила это сложным декодером команд, который мог одновременно извлекать одну инструкцию, декодировать другую и отправлять ее в ALU и FPU, что привело к созданию одного из первых используемых суперскалярных процессоров.

Система использовала 32 32-разрядных целочисленных регистра и еще 32 64-разрядных регистра с плавающей запятой, каждый в своем собственном блоке. Блок ветвления также включал в себя ряд «частных» регистров для собственного использования, включая счетчик программ .

Еще одна интересная особенность архитектуры - виртуальная адресная система, которая отображает все адреса в 52-битное пространство. Таким образом, приложения могут совместно использовать память в «плоском» 32-битном пространстве, и все программы могут иметь разные блоки по 32 бита каждый.

Приложение E Книги I: Архитектура набора команд пользователя PowerPC ^[5] Книги архитектуры PowerPC, версия 2.02 ^[6] описывает различия между архитектурами набора команд POWER и POWER2 и версией архитектуры набора команд PowerPC, реализованной в POWER5.

См. Также [ править ]

• Питание ISA

Ссылки [ править ]

Ноты

• Пиковер, Калифорния, изд. (Январь 1990 г.). "Журнал исследований и разработок IBM". 34 (1). Цитировать журнал требует |journal=( помощь )- Проблема с процессором IBM RISC System / 6000 .
• Андерсон, С .; Bell, R .; Hague, J .; и другие. (1998). «RS / 6000 Научные и технические вычисления: Введение в POWER3 и руководство по настройке» (PDF) . IBM Corp. Архивировано из оригинального (PDF) 21 марта 2012 года. Цитировать журнал требует |journal=( помощь ) - дает больше информации о POWER1, POWER2 и POWER3
• Солтис, Фрэнк Г. (1997). Внутри AS / 400: серия AS / 400e, 2-е издание . 29-я улица Press. С. 13–48. ISBN 978-1-882419-66-1.

Дальнейшее чтение [ править ]

• Вайс, Шломо; Смит, Джеймс Эдвард (1994). МОЩНОСТЬ и PowerPC . Морган Кауфманн. ISBN 978-1558602793. - Соответствующие части: Глава 1 (архитектура POWER), Глава 2 (как должна быть реализована архитектура), Глава 6 (дополнения, внесенные архитектурой POWER2), Приложения A и C (описывают все инструкции POWER), Приложение F (описывает различия между архитектурами POWER и PowerPC)
• Дьюар, Роберт Б.К .; Смосна, Мэтью (1990). Микропроцессоры: взгляд программиста . Макгроу-Хилл. - В главе 12 описывается архитектура POWER (ранее называвшаяся RIOS) и ее происхождение.

Внешние ссылки [ править ]

• POWER для людей на Wayback Machine (архивировано 16 мая 2008 г.) - история IBM POWER и PowerPC
• Когда PowerPC не PowerPC? at the Wayback Machine (архивировано 15 апреля 2012 г.) - История архитектуры POWER от Фрэнка Солтиса
• 27 лет IBM RISC на Wayback Machine (архивировано 21 февраля 2016 г.)