Оптимизация энергопотребления - это использование средств автоматизации проектирования электроники для оптимизации (снижения) энергопотребления цифровой конструкции, например, интегральной схемы, при сохранении функциональности.
Введение и история
Возрастающая скорость и сложность современных конструкций подразумевает значительное увеличение энергопотребления микросхем очень крупномасштабной интеграции (СБИС) . Чтобы решить эту проблему, исследователи разработали множество различных методов снижения мощности. Сложность современных ИС, состоящих из более чем 100 миллионов транзисторов, работающих на частоте более 1 ГГц, означает, что ручная оптимизация мощности будет безнадежно медленной и, скорее всего, будет содержать ошибки. Инструменты и методики компьютерного проектирования (САПР) являются обязательными.
Одной из ключевых особенностей, которые привели к успеху технологии комплементарных металлооксидных полупроводников, или КМОП , было присущее им низкое энергопотребление. Это означало, что разработчики схем и средства автоматизации проектирования электроники (EDA) могли позволить себе сосредоточиться на максимальном увеличении производительности схемы и минимизации площади схемы. Еще одна интересная особенность технологии CMOS - это ее хорошие свойства масштабирования, которые позволили неуклонно уменьшать размер элемента (см . Закон Мура ), позволяя создавать все более и более сложные системы на одном кристалле, работающие на более высоких тактовых частотах. Проблемы энергопотребления возникли с появлением первых портативных электронных систем в конце 1980-х годов. На этом рынке срок службы батареи является решающим фактором коммерческого успеха продукта. Другой факт, который стал очевиден примерно в то же время, заключался в том, что увеличивающаяся интеграция большего количества активных элементов на площадь кристалла приведет к недопустимо большому потреблению энергии интегральной схемой. Высокий абсолютный уровень мощности нежелателен не только по экономическим и экологическим причинам, но также создает проблему рассеивания тепла. Чтобы устройство работало на приемлемом уровне температуры, чрезмерное нагревание может потребовать дорогостоящих систем отвода тепла.
Эти факторы способствовали увеличению мощности как основного параметра конструкции наравне с производительностью и размером кристалла. Фактически, энергопотребление рассматривается как ограничивающий фактор в продолжающемся масштабировании технологии CMOS. Чтобы ответить на этот вызов, в последнее десятилетие или около того были проведены интенсивные исследования по разработке инструментов автоматизированного проектирования (САПР), которые решают проблему оптимизации энергопотребления. Первоначальные усилия были направлены на создание схем и инструментов логического уровня, поскольку на этом уровне инструменты САПР были более зрелыми и позволяли лучше справляться с проблемами. Сегодня большая часть исследований инструментов САПР нацелена на оптимизацию на системном или архитектурном уровне, что потенциально может иметь более высокий общий эффект, учитывая широту их применения.
Вместе с инструментами оптимизации требуются эффективные методы оценки мощности, как в качестве абсолютного индикатора того, что потребление цепи соответствует некоторому целевому значению, так и в качестве относительного индикатора достоинств мощности различных альтернатив во время исследования пространства проектирования.
Анализ мощности КМОП схем
Энергопотребление цифровых КМОП-схем обычно рассматривается с точки зрения трех компонентов:
- Динамическая мощность компонент, связанный с зарядкой и разрядкой емкости нагрузки на выходе затвора.
- Компонент силы короткого замыкания . Во время перехода выходной линии (затвора КМОП) с одного уровня напряжения на другой существует период времени, когда транзисторы PMOS и NMOS включены, тем самым создавая путь от V DD к земле.
- Статическая мощность компонента, из - за утечки, который присутствует даже тогда , когда контур не переключение. Это, в свою очередь, состоит из двух компонентов: утечки от затвора к истоку , которая представляет собой утечку непосредственно через изолятор затвора, в основном за счет туннелирования, и утечки исток-сток, связанной как с туннельной, так и с подпороговой проводимостью. Вклад статической составляющей мощности в общее число мощностей очень быстро растет в нынешнюю эпоху проектирования глубоких субмикрометров (DSM) .
Мощность можно оценить на нескольких уровнях детализации. Более высокие уровни абстракции быстрее и обрабатывают более крупные схемы, но менее точны. К основным уровням относятся:
- Оценка мощности на уровне цепи с использованием симулятора цепей, такого как SPICE
- Статическая оценка мощности не использует входные векторы, но может использовать входную статистику. Аналог статического временного анализа .
- Оценка мощности на логическом уровне, часто связанная с логическим моделированием .
- Анализ на уровне регистр-передача. Быстрый и мощный, но не такой точный.
Оптимизация мощности на уровне схемы
Для снижения энергопотребления на уровне схемы используется множество различных методов. Вот некоторые из основных:
- Размер транзистора: регулировка размера каждого затвора или транзистора для минимальной мощности.
- Масштабирование напряжения: более низкие напряжения питания потребляют меньше энергии, но работают медленнее.
- Островки напряжения: разные блоки могут работать при разном напряжении, что позволяет экономить электроэнергию. Такая практика проектирования может потребовать использования переключателей уровня, когда два блока с разными напряжениями питания взаимодействуют друг с другом.
- Переменный V DD : напряжение для отдельного блока может изменяться во время работы - высокое напряжение (и большая мощность), когда блоку нужно работать быстро, низкое напряжение, когда допустима медленная работа.
- Множественные пороговые напряжения : современные процессы позволяют создавать транзисторы с разными пороговыми значениями. Энергопотребление можно сэкономить, используя комбинацию КМОП-транзисторов с двумя или более разными пороговыми напряжениями. В простейшей форме доступны два разных порога, обычно называемые High-Vt и Low-Vt, где Vt означает пороговое напряжение. Транзисторы с высоким порогом медленнее, но меньше утечки и могут использоваться в некритичных схемах.
- Стробирование мощности : в этой технике используются транзисторы с высоким напряжением ожидания, которые отключают блок схемы, когда блок не переключается. Размер транзистора спящего режима является важным параметром конструкции. Этот метод, также известный как MTCMOS, или многопороговая CMOS, снижает мощность в режиме ожидания или утечку, а также позволяет проводить тестирование Iddq .
- Транзисторы с длинным каналом: транзисторы, длина которых превышает минимальную, утечка меньше, но они больше и медленнее.
- Состояния стекирования и парковки: логические вентили могут протекать по-разному во время логически эквивалентных состояний ввода (скажем, 10 на вентиле И-НЕ, а не 01). В определенных состояниях конечные автоматы могут иметь меньшую утечку.
- Стили логики: например, динамическая и статическая логика имеют разные компромиссы между скоростью и мощностью.
Логический синтез для малой мощности
Логический синтез также можно оптимизировать многими способами, чтобы контролировать энергопотребление. Подробное описание следующих шагов может существенно повлиять на оптимизацию энергопотребления:
- Часы стробирования
- Логическая факторизация
- Балансировка пути
- Отображение технологий
- Кодирование состояния
- Разложение конечного автомата
- Повторная синхронизация
Поддержка Power Aware EDA
Существуют форматы файлов, которые можно использовать для записи файлов дизайна, определяющих намерение Power и реализацию дизайна. Информация в этих файлах позволяет инструментам EDA автоматически вставлять функции управления питанием и проверять, соответствует ли результат намерениям. IEEE DASC обеспечивает дом для развития этого формата в виде IEEE P1801 рабочей группы. В течение 2006 г. и первых двух месяцев 2007 г. были разработаны как Unified Power Format, так и Common Power Format для поддержки различных инструментов. В IEEE P1801 рабочих групп действует с целью обеспечения сходимости этих двух стандартов.
Для поддержки оценки мощности на архитектурном уровне было разработано несколько инструментов EDA, включая McPAT, [1] Wattch, [2] и Simplepower. [3]
Смотрите также
Рекомендации
- Руководство по автоматизации проектирования электроники для интегральных схем , составленное Лаваньо, Мартином и Шеффером, ISBN 0-8493-3096-3 Обзор области, из которой было получено приведенное выше резюме, с разрешения.
- Ян М. Рабай, Ананта Чандракасан и Боривое Николич, Цифровые интегральные схемы, 2-е издание [1] ,ISBN 0-13-090996-3 , Издатель: Prentice Hall