Из Википедии, бесплатной энциклопедии
  (Перенаправлено с RISC )
Перейти к навигации Перейти к поиску
«RISC» перенаправляется сюда. Для использования в других целях, см RISC (значения) .

ВС UltraSPARC , микропроцессор RISC

Компьютер с сокращенным набором команд или RISC ( / r ɪ s k / ) - это компьютер с небольшим, высоко оптимизированным набором инструкций , а не с более специализированным набором, который часто встречается в других типах архитектуры, например, в сложных инструкциях. установлен компьютер (CISC). [1] Основной отличительной чертой архитектуры RISC является то, что набор команд оптимизирован с использованием большого количества регистров и очень регулярного конвейера команд , что позволяет использовать небольшое количество тактовых циклов на команду (CPI). Основные черты философии RISC:загрузки / хранения архитектура , [2] , в котором в памяти осуществляется доступ через конкретные инструкции , а не как часть большинства команд в наборе, и требует только указания одного цикла . [3]

Хотя ряд компьютеров 1960-х и 1970-х годов были определены как предшественники RISC, современная концепция восходит к 1980-м годам. В частности, два проекта в Стэнфордском университете и Калифорнийском университете в Беркли больше всего связаны с популяризацией этой концепции. Стэнфордский MIPS будет коммерциализирован как успешная архитектура MIPS , в то время как RISC Беркли дала название всей концепции и была коммерциализирована как SPARC . Еще одним успехом той эпохи была работа IBM , которая в конечном итоге привела к архитектуре набора команд IBM POWER , PowerPC иПитание ISA . По мере развития этих проектов в конце 1980-х и особенно в начале 1990-х годов процветало множество подобных проектов, представляя собой главную силу на рынке рабочих станций Unix, а также встроенных процессоров в лазерные принтеры , маршрутизаторы и аналогичные продукты.

Многие разновидности проектов RISC включают ARC , Alpha , Am29000 , ARM , Atmel AVR , Blackfin , i860 , i960 , M88000 , MIPS , PA-RISC , Power ISA (включая PowerPC ), RISC-V , SuperH и SPARC . Использование процессоров архитектуры ARM в смартфонах и планшетных компьютерах, таких как iPad и Android.устройства предоставили широкую пользовательскую базу для систем на основе RISC. Процессоры RISC также используются в суперкомпьютерах , таких как Fugaku , который по состоянию на июнь 2020 года является самым быстрым суперкомпьютером в мире. [4]

История и развитие [ править ]

Разработанная Аланом Тьюрингом в 1946 году автоматическая вычислительная машина (ACE) имела многие характеристики архитектуры RISC. [5] Ряд систем, восходящих к 1960-м годам, считался первой архитектурой RISC, отчасти благодаря использованию в них подхода « загрузка / сохранение» . [6] Термин RISC был придуман Дэвидом Паттерсоном из проекта Berkeley RISC , хотя несколько схожие концепции появлялись и раньше. [7]

CDC 6600 разработан Seymour Cray в 1964 году использовал загрузки / сохранение архитектуру только с двумя режимами адресации (регистр + регистр, и регистрируют + немедленные постоянный) и 74 кодов операций, причем базовый такт быть в 10 раз быстрее , чем время доступа к памяти . [8] Отчасти из-за оптимизированной архитектуры загрузки / хранения CDC 6600, Джек Донгарра говорит, что его можно считать предшественником современных систем RISC, хотя для разработки современного RISC необходимо было преодолеть ряд других технических барьеров. система. [9]

IBM 801 [ править ]

Микропроцессор IBM PowerPC 601 RISC
Основная статья: IBM 801

Michael J. Flynn рассматривает первую систему RISC , как IBM 801 дизайн, [2] началось в 1975 году Джон Кок и завершено в 1980 году 801 развилось из усилий , чтобы построить процессор высокоскоростной 24-битную использовать как основа для цифрового телефонного коммутатора . Для достижения своих целей переключения им требовалась производительность порядка 12 MIPS по сравнению с их самым быстрым мэйнфреймом того времени, который работал со скоростью 4 MIPS. [10]

Дизайн был основан на исследовании обширного набора статистических данных IBM по существующим платформам. Эти исследования показали, что код в высокопроизводительных настройках широко использует регистры для повышения производительности, а дополнительные регистры могут еще больше повысить производительность. Кроме того, поскольку большая часть кода теперь разрабатывалась с использованием компиляторов вместо языка ассемблера , многие из расширенных инструкций, особенно режимы ортогональной адресации, не использовались, поскольку компилятор вместо этого создавал те же операции из комбинаций более простых и, как правило, более кроссплатформенных инструкций. Эти два вывода работали согласованно; указание регистра в файле регистров большего размера потребует большего количества битов в инструкциях, но в то же время удаление обычно неиспользуемых инструкций будет означать, что для кодирования меньшего набора инструкций потребуется меньшее количество битов. [10]

Программа телефонного коммутатора была в конечном итоге отменена, но команда продемонстрировала, что тот же дизайн обеспечит такую ​​же производительность при работе практически с любым кодом. В ходе моделирования они показали, что компилятор, настроенный на использование регистров везде, где это возможно, будет запускать код примерно в три раза быстрее, чем в традиционных проектах. Несколько удивительно, что тот же код будет работать примерно на 50% быстрее даже на существующих машинах из-за улучшенного использования регистров. На практике их экспериментальный компилятор PL / 8, немного урезанная версия PL / 1 , последовательно создавал гораздо более быстрый код на своих мэйнфреймах. [10]

32-разрядная версия 801 в конечном итоге была произведена в виде однокристальной версии IBM ROMP в 1981 году, что расшифровывалось как «микропроцессор Research OPD [подразделение офисных продуктов]». [11] Этот ЦП был разработан для «мини» задач, а также использовался в ПК IBM RT в 1986 году, что оказалось коммерческим провалом. [12] Но 801 вдохновил на несколько исследовательских проектов, включая новые в IBM, которые в конечном итоге привели к архитектуре набора команд IBM POWER . [13] [14]

RISC и MIPS [ править ]

К концу 1970-х годов модель 801 стала широко известной в отрасли. Это совпало с появлением новых технологий производства, которые позволили появиться на рынке более сложным микросхемам. Zilog Z80 1976 года было 8000 транзисторов, в то время как 1979 Motorola 68000 (68k) было 68000. В этих новых разработках обычно использовалась вновь обретенная сложность для расширения набора команд, чтобы сделать его более ортогональным. Большинство из них, например 68k, использовали для этого микрокод , считывая инструкции и повторно воплощая их в виде последовательности более простых внутренних инструкций. В 68k, полный 1 / 3 из транзисторов были использованы для этой microcoding. [15]

В 1979 году Дэйв Паттерсон был отправлен в творческий отпуск из Калифорнийского университета в Беркли, чтобы помочь команде DEC на западном побережье улучшить микрокод VAX. Паттерсон был поражен сложностью процесса кодирования и пришел к выводу, что это несостоятельно. [16] Сначала он написал статью о способах улучшения микрокодирования, но позже передумал и решил, что проблема заключается в самом микрокоде. При финансовой поддержке программы DARPA VLSI Паттерсон начал проект Berkeley RISC . Программа, практически неизвестная сегодня, привела к огромному количеству достижений в области проектирования, изготовления микросхем и даже компьютерной графики. Рассматривая множество программ из их BSD Unixвариант, команда Беркли обнаружила, как и IBM, что большинство программ не используют большое разнообразие инструкций 68k. [17]

Ранние работы Паттерсона указали на важную проблему традиционного подхода «больше - значит лучше»; даже те инструкции, которые были критически важны для общей производительности, задерживались из-за их прохождения через микрокод. Если бы микрокод был удален, программы работали бы быстрее. А поскольку микрокод в конечном итоге взял сложную инструкцию и разбил ее на шаги, не было причин, по которым компилятор не мог сделать это вместо этого. Эти исследования показали, что, даже без каких - либо других изменений, можно было бы сделать чип с +1 / +3 меньшим количеством транзисторов , которые будут работать быстрее. [17]

Также было обнаружено, что в микрокодированных реализациях определенных архитектур сложные операции, как правило, медленнее, чем последовательность более простых операций, выполняющих то же самое. Частично это было следствием того, что многие разработки были торопливыми, и на оптимизацию или настройку каждой инструкции оставалось мало времени; были оптимизированы только наиболее часто используемые, и последовательность этих инструкций могла быть быстрее, чем менее настроенная инструкция, выполняющая эквивалентную операцию, как эта последовательность. Один печально известный пример был VAX «s INDEXинструкции. [18]

Работа в Беркли также выявила ряд дополнительных моментов. Среди них был тот факт, что программы тратили значительное количество времени на выполнение вызовов и возвратов подпрограмм, и казалось, что существует потенциал для повышения общей производительности за счет ускорения этих вызовов. Это привело к тому, что проект Беркли выбрал метод, известный как окна регистров . Они также заметили , что большинство математических инструкций были простыми задания, только 1 / 3 из них на самом деле выполняются операции , как сложение или вычитание. Но когда эти операции действительно происходили, они, как правило, были медленными. Это привело к тому, что большее внимание было уделено базовому блоку данных, в отличие от предыдущих разработок, где большая часть микросхемы была предназначена для управления. [17]

Получившийся в результате Berkeley RISC был основан на повышении производительности за счет использования конвейерной обработки и активного использования окон регистров. [18] [19] В традиционном процессоре имеется небольшое количество регистров, и программа может использовать любой регистр в любое время. В ЦП с окнами регистров существует огромное количество регистров, например 128, но программы могут использовать только небольшое их количество, например восемь, одновременно. Программа, ограничивающая себя восемью регистрами на процедуру, может выполнять очень быстрые вызовы процедур : вызов просто перемещает окно «вниз» на восемь до набора из восьми регистров, используемых этой процедурой, а возврат перемещает окно назад. [20]В рамках проекта Berkeley RISC в 1982 году был поставлен процессор RISC-I. Состоящий всего из 44 420 транзисторов (по сравнению со средним числом около 100 000 в более новых конструкциях CISC того времени), RISC-I имел всего 32 инструкции, но при этом полностью превосходил любой другой однокристальный процессор. дизайн. За этим последовали транзисторы 40760, 39 инструкций RISC-II в 1983 году, которые работали в три раза быстрее, чем RISC-I. [19]

Когда проект RISC стал известен в Кремниевой долине , аналогичный проект начался в Стэнфордском университете в 1981 году. Этот проект MIPS вырос из аспирантского курса Джона Л. Хеннесси , в 1983 году был создан функционирующая система, и он мог запускать простые программы с помощью 1984. [21] В подходе MIPS особое внимание уделялось агрессивному тактовому циклу и использованию конвейера, чтобы гарантировать, что он может работать как можно более "полно". [21] За системой MIPS последовала MIPS-X, а в 1984 году Хеннесси и его коллеги основали MIPS Computer Systems . [21] [22] Результатом коммерческого предприятия стала новая архитектура, которую также назвали MIPS.и микропроцессор R2000 в 1985 году. [22]

Общая философия концепции RISC была широко понята во второй половине 1980-х годов и побудила разработчиков MIPS-X сформулировать ее так в 1987 году:

Целью любого формата команд должно быть: 1. простое декодирование, 2. простое декодирование и 3. простое декодирование. Любые попытки улучшить плотность кода за счет производительности процессора должны высмеиваться при каждой возможности. [23]

Коммерческий прорыв [ править ]

Прототип микросхемы RISC-V (2013 г.).

В начале 1980-х годов концепция RISC окружала значительную неопределенность. Одна проблема связана с использованием памяти; одна инструкция традиционного процессора, такого как 68k, может быть записана как полдюжины более простых инструкций RISC. Теоретически это могло замедлить работу системы, поскольку она тратила больше времени на выборку инструкций из памяти. Но к середине 1980-х концепции стали достаточно зрелыми, чтобы их можно было рассматривать как коммерчески жизнеспособные. [12] [21]

Коммерческие проекты RISC начали появляться в середине 1980-х годов. Первый MIPS R2000 появился в январе 1986 года, вскоре после этого Hewlett Packard «s PA-RISC в некоторых из своих компьютеров. [12] Тем временем работа Беркли стала настолько известной, что в конечном итоге стала названием всей концепции. В 1987 году Sun Microsystems начала поставки систем с процессором SPARC , непосредственно основанным на системе Berkeley RISC II. [12] [24] Комитет правительства США по инновациям в вычислительной технике и коммуникациях считает признание жизнеспособности концепции RISC успехом системы SPARC. [12]Успех SPARC возобновил интерес в IBM, которая к 1990 году выпустила новые системы RISC, а к 1995 году процессоры RISC стали основой серверной индустрии с оборотом 15 миллиардов долларов. [12]

К концу 1980-х годов новые конструкции RISC легко превосходили все традиционные конструкции с большим отрывом. С этого момента все другие поставщики начали собственные разработки RISC. Среди них были DEC Alpha , AMD Am29000 , Intel i860 и i960 , Motorola 88000 , IBM POWER и, чуть позже, IBM / Apple / Motorola PowerPC . Многие из них с тех пор исчезли из-за того, что часто не предлагали никаких конкурентных преимуществ перед другими продуктами той же эпохи. Те, что остались, часто используются только на нишевых рынках или как части других систем, только SPARC и POWER имеют какой-либо значительный оставшийся рынок. Выброс - это ARM, который в партнерстве с Apple разработал дизайн с низким энергопотреблением, а затем специализировался на этом рынке, который в то время был нишевым. С развитием мобильных вычислений, особенно после появления iPhone , ARM сейчас является наиболее широко используемым высокопроизводительным процессором на рынке.

Конкуренция между RISC и традиционными подходами CISC также была предметом теоретического анализа в начале 1980-х годов, что привело, например, к железному закону производительности процессоров .

С 2010 года в Калифорнийском университете в Беркли для исследовательских целей и в качестве бесплатной альтернативы проприетарным ISA разрабатывается новая архитектура набора команд с открытым исходным кодом (ISA), RISC-V . По состоянию на 2014 год исправлена версия 2 ISA пользовательского пространства . [25] ISA разработан с возможностью расширения от базового ядра, достаточного для небольшого встроенного процессора, до суперкомпьютеров и использования облачных вычислений со стандартными расширениями и сопроцессорами, определенными разработчиками микросхем. Он был протестирован в кремниевом исполнении с ROCKET SoC, который также доступен как генератор процессоров с открытым исходным кодом на языке CHISEL.

Характеристики и философия дизайна [ править ]

Дополнительная информация: Дизайн процессора

Философия набора инструкций [ править ]

Распространенное заблуждение относительно фразы «компьютер с сокращенным набором команд» состоит в том, что инструкции просто удаляются, что приводит к меньшему набору инструкций. [26] Фактически, с годами наборы инструкций RISC выросли в размерах, и сегодня многие из них имеют больший набор инструкций, чем многие процессоры CISC. [27] [28] Некоторые процессоры RISC, такие как PowerPC, имеют наборы команд такого же размера, как, например, CISC IBM System / 370 ; И наоборот, DEC PDP-8 - очевидно, процессор CISC, поскольку многие его инструкции включают множественный доступ к памяти - имеет только 8 базовых инструкций и несколько расширенных инструкций. [29]Термин «сокращенный» в этой фразе был предназначен для описания того факта, что объем работы, выполняемой любой отдельной инструкцией, сокращается - самое большее на один цикл памяти данных - по сравнению со «сложными инструкциями» процессоров CISC, которые могут требовать десятков данных. циклы памяти для выполнения одной инструкции. [30]

Иногда предпочтительнее использовать термин « архитектура загрузки / сохранения» .

Другой способ взглянуть на дискуссию о RISC / CISC - рассмотреть то, что предоставляется компилятору. В процессоре CISC оборудование может внутренне использовать регистры и бит флага для реализации одной сложной инструкции, такой как STRING MOVE, но скрывать эти детали от компилятора. Внутренние операции процессора RISC «открываются компилятору», что приводит к бэкрониму «Отнесите интересные вещи к компилятору». [31] [32]

Формат инструкции [ править ]

Большинство архитектур RISC имеют инструкции фиксированной длины (обычно 32 бита) и простое кодирование, что значительно упрощает логику выборки, декодирования и выдачи. Одним из недостатков 32-битных инструкций является снижение плотности кода, что является более неблагоприятной характеристикой для встроенных вычислений, чем для рынков рабочих станций и серверов, для обслуживания которых изначально были разработаны архитектуры RISC. Для решения этой проблемы некоторые архитектуры, такие как ARM , Power ISA , MIPS , RISC-V и Adapteva Epiphany , имеют дополнительный короткий формат инструкций с ограниченным набором функций или функцию сжатия инструкций. SH5 также следует этому шаблону, хотя и развивался в противоположном направлении, добавляя более длинные медиа-инструкции к исходному 16-битному кодированию.

Использование оборудования [ править ]

Для любого заданного уровня общей производительности микросхема RISC обычно будет иметь гораздо меньше транзисторов, выделенных для основной логики, что изначально позволяло разработчикам увеличивать размер набора регистров и увеличивать внутренний параллелизм.

Другие особенности архитектур RISC включают в себя:

  • Средняя пропускная способность процессора приближается к 1 инструкции за цикл [ требуется обновление ]
  • Единый формат команд с использованием одного слова с кодом операции в тех же битовых позициях для упрощения декодирования
  • Все регистры общего назначения могут использоваться одинаково в качестве источника / назначения во всех инструкциях, что упрощает конструкцию компилятора ( регистры с плавающей запятой часто хранятся отдельно)
  • Простые режимы адресации со сложной адресацией, выполняемой последовательностями команд
  • Несколько типов данных на оборудовании (например, без байтовой строки или BCD )

RISC-конструкции также с большей вероятностью будут включать гарвардскую модель памяти , в которой поток команд и поток данных концептуально разделены; это означает, что изменение памяти, в которой хранится код, может не повлиять на инструкции, выполняемые процессором (поскольку у ЦП есть отдельные инструкции и кэш данных ), по крайней мере, до тех пор, пока не будет выпущена специальная инструкция синхронизации; Процессоры CISC, которые имеют отдельные кеши инструкций и данных, обычно синхронизируют их автоматически для обеспечения обратной совместимости со старыми процессорами.

Многие ранние проекты RISC также разделяли характеристику наличия слота задержки перехода , пространства команд сразу после перехода или перехода. Инструкция в этом пространстве выполняется независимо от того, было ли выполнено ветвление (другими словами, эффект ветвления задерживается). Эта инструкция сохраняет занятость ALU ЦП в течение дополнительного времени, обычно необходимого для выполнения перехода. В настоящее время слот задержки перехода считается нежелательным побочным эффектом конкретной стратегии реализации некоторых проектов RISC, и современные проекты RISC обычно избавляются от него (например, PowerPC и более поздние версии SPARC и MIPS). [ необходима цитата ]

Некоторые аспекты, приписываемые первым проектам с RISC- меткой примерно в 1975 году, включают наблюдения о том, что компиляторы с ограничением памяти того времени часто не могли воспользоваться функциями, предназначенными для облегчения ручного кодирования сборки, и что сложные режимы адресации требуют много циклов для выполнения должного к требуемым доступам к дополнительной памяти. Утверждалось, что такие функции лучше выполнялись бы последовательностями более простых инструкций, если бы это могло дать реализации, достаточно малые, чтобы оставить место для многих регистров, уменьшая количество медленных обращений к памяти. В этих простых конструкциях большинство инструкций имеют одинаковую длину и аналогичную структуру, арифметические операции ограничены регистрами ЦП и только отдельнымиинструкции загрузки и сохранения обращаются к памяти. Эти свойства позволяют лучше балансировать этапы конвейера, чем раньше, делая конвейеры RISC значительно более эффективными и позволяя использовать более высокие тактовые частоты .

Еще один импульс как для RISC, так и для других разработок был дан практическими измерениями реальных программ. Эндрю Таненбаум резюмировал многие из них, продемонстрировав, что процессоры часто сразу же становились крупногабаритными. Например, он показал, что 98% всех констант в программе умещаются в 13 битах , однако многие конструкции ЦП выделяют для их хранения 16 или 32 бита. Это говорит о том, что для уменьшения количества обращений к памяти машина фиксированной длины может хранить константы в неиспользуемых битах самого командного слова, чтобы они были немедленно готовы, когда они понадобятся ЦП (во многом аналогично немедленной адресации в обычном дизайне). . Это требовало небольших кодов операций , чтобы оставить место для константы разумного размера в 32-битном командном слове.

Поскольку многие реальные программы тратят большую часть своего времени на выполнение простых операций, некоторые исследователи решили сосредоточиться на выполнении этих операций как можно быстрее. Тактовая частота центрального процессора ограничена по времени, которое требуется , чтобы выполнить медленную суб-операции любой команды; уменьшение этого времени цикла часто ускоряет выполнение других инструкций. [33] Акцент на «сокращенных командах» привел к тому, что получившуюся машину назвали «компьютером с сокращенным набором команд» (RISC). Цель состояла в том, чтобы сделать инструкции настолько просто , что они могут легко быть конвейерными для того, чтобы достичь одного тактовых пропускной способность в области высоких частот .

Позже было отмечено, что одной из наиболее важных характеристик процессоров RISC было то, что внешняя память была доступна только с помощью инструкции загрузки или сохранения . Все остальные инструкции были ограничены внутренними регистрами. Это упростило многие аспекты конструкции процессора: позволив инструкциям иметь фиксированную длину, упростить конвейеры и изолировать логику для работы с задержкой при завершении доступа к памяти (промахи кэша и т. Д.) Только для двух инструкций. Это привело к тому, что проекты RISC стали называть архитектурами загрузки / хранения . [34]

Сравнение с другими архитектурами [ править ]

Некоторые процессоры были специально разработаны для очень небольшого набора инструкций, но эти конструкции сильно отличаются от классических конструкций RISC, поэтому им были даны другие названия, такие как компьютер с минимальным набором инструкций (MISC) или архитектура с запуском транспорта (TTA).

Архитектуры RISC традиционно не имели большого успеха на рынках настольных ПК и обычных серверов, где платформы на базе x86 остаются доминирующей архитектурой процессоров. Однако это может измениться, поскольку процессоры на базе ARM разрабатываются для систем с более высокой производительностью. [35] Производители, включая Cavium , AMD и Qualcomm , выпустили серверные процессоры на основе архитектуры ARM. [36] [37] В 2017 году ARM стала партнером Cray для создания суперкомпьютера на базе ARM. [38] На рабочем столе Microsoft объявила, что планирует поддерживать версию Windows 10 для ПК на Qualcomm Snapdragon.-на основе устройств в 2017 году в рамках партнерства с Qualcomm. Эти устройства будут поддерживать приложения Windows, скомпилированные для 32-разрядной архитектуры x86 с помощью эмулятора процессора x86, который переводит 32-разрядный код x86 в код ARM64 . [39] [40] Apple объявила, что переведет свои настольные и портативные компьютеры Mac с процессоров Intel на SoC собственной разработки на базе ARM64, называемую « кремний Apple» ; первые такие компьютеры, использующие процессор Apple M1 , были выпущены в ноябре 2020 года. [41] Mac с микросхемой Apple могут запускать двоичные файлы x86-64 с Rosetta 2 , переводчиком x86-64 в ARM64. [42]

Однако, помимо настольных компьютеров, архитектура ARM RISC широко используется в смартфонах, планшетах и ​​многих формах встраиваемых устройств. В то время как ранние проекты RISC значительно отличались от современных проектов CISC, к 2000 году наиболее производительные процессоры линейки RISC были почти неотличимы от самых высокопроизводительных процессоров линейки CISC. [43] [44] [45]

Использование архитектур RISC [ править ]

Архитектуры RISC теперь используются на различных платформах, от смартфонов и планшетных компьютеров до некоторых из самых быстрых суперкомпьютеров в мире, таких как Fugaku , самый быстрый в списке TOP500 по состоянию на ноябрь 2020 года , и Summit , Sierra и Sunway TaihuLight , следующие три. в этом списке. [46]

Младшие и мобильные системы [ править ]

К началу 21 века большинство недорогих и мобильных систем основывались на архитектурах RISC. [47] Примеры включают:

  • Архитектура ARM доминирует на рынке маломощных и недорогих встроенных систем (обычно 200–1800 МГц в 2014 г.). Он используется в ряде систем, таких как большинство систем на базе Android , Apple iPhone и iPad , Microsoft Windows Phone (бывший Windows Mobile ), устройства RIM , Nintendo Game Boy Advance , DS , 3DS и Switch , Raspberry Pi и т. Д.
  • IBM «s PowerPC был использован в GameCube , Wii , PlayStation 3 , Xbox 360 и Wii U игровых консолей.
  • Линия MIPS (когда-то использовалась во многих компьютерах SGI ) использовалась в игровых консолях PlayStation , PlayStation 2 , Nintendo 64 , PlayStation Portable и домашних шлюзах, таких как серия Linksys WRT54G .
  • Hitachi «s SuperH , первоначально широко используется в Сега Супер 32X , Saturn и Dreamcast , в настоящее время разработаны и продаются Renesas как SH4 .
  • Atmel AVR используется в различных продуктах, от портативных контроллеров Xbox и платформы микроконтроллеров с открытым исходным кодом Arduino до автомобилей BMW .
  • RISC-V , пятая RISC ISA Berkeley с открытым исходным кодом , с 32- или 64-битными адресными пространствами , небольшим базовым целочисленным набором инструкций и экспериментальной «сжатой» ISA для плотности кода, разработанная для стандартных и специальных расширений.

Настольные и портативные компьютеры [ править ]

  • IBM «s PowerPC архитектура была использована в компании Apple Macintosh компьютеров с 1994 года , когда они начали переход от Motorola 68000 семьи процессоров, к 2005 году , когда они перешли на процессоры Intel x86 . [48]
  • Некоторые Chromebook используют платформы на базе ARM с 2012 года. [49]
  • Apple использует процессоры собственной разработки на основе архитектуры ARM для своей линейки настольных и портативных компьютеров с момента перехода от процессоров Intel, [50] и первые такие компьютеры были выпущены в ноябре 2020 года. [41] Microsoft использует Qualcomm [51] ARM- на базе процессоров для своей линейки Surface .

Рабочие станции, серверы и суперкомпьютеры [ править ]

  • MIPS от Silicon Graphics (прекратил производство систем на базе MIPS в 2006 году).
  • SPARC от Oracle (ранее Sun Microsystems ) и Fujitsu .
  • IBM «s IBM POWER набор команд архитектура , PowerPC , и мощность ISA была и используется во многих суперкомпьютерах IBM, серверах среднего уровня и рабочих станциях.
  • Hewlett-Packard «s PA-RISC , также известный как HP-PA (прекращено в конце 2008 года).
  • Alpha , используемая в одноплатных компьютерах , рабочих станциях, серверах и суперкомпьютерах от Digital Equipment Corporation , затем Compaq и, наконец, HP (производство прекращено с 2007 года).
  • RISC-V , пятая Berkeley RISC ISA с открытым исходным кодом , с 64- или 128-битными адресными пространствами и целочисленным ядром, расширенным с помощью обработки с плавающей запятой, атомарной и векторной обработкой и предназначенного для расширения с помощью инструкций для работы в сети, ввода-вывода, и обработка данных. 64-битный суперскалярный дизайн «Ракета» доступен для загрузки. Он реализован в процессоре European Processor Initiative .

См. Также [ править ]

  • Режим адресации
  • Классический конвейер RISC
  • Компьютер со сложной системой команд
  • Компьютерная архитектура
  • Архитектура набора команд
  • Микропроцессор
  • Компьютер с минимальным набором команд

Ссылки [ править ]

  1. ^ Березинский, Джон. «RISC - Компьютер с сокращенным набором команд» . Департамент компьютерных наук Университета Северного Иллинойса. Архивировано из оригинального 28 февраля 2017 года.
  2. ^ a b Флинн, Майкл Дж. (1995). Архитектура компьютера: конвейерный и параллельный процессор . С. 54–56. ISBN 0867202041.
  3. ^ Woodruff et al- (2014) Модель возможностей CHERI: возвращение к RISC в эпоху риска Новости компьютерной архитектуры ACM SIGARCH, июнь 2014 г.
  4. ^ "Японский Fugaku получает титул самого быстрого суперкомпьютера в мире" . РИКЕН . Проверено 24 июня 2020 .
  5. ^ Доран, Роберт (2005), «Компьютерная архитектура и компьютеры ACE», в Copeland, Jack (ed.), Электронный мозг Алана Тьюринга: борьба за создание ACE, самого быстрого компьютера в мире , Оксфорд: Oxford University Press, ISBN 978-0199609154
  6. ^ Фишер, Джозеф А .; Фарабоски, Паоло; Янг, Клифф (2005). Встроенные вычисления: подход VLIW к архитектуре, компиляторам и инструментам . п. 55 . ISBN 1558607668.
  7. ^ Рейли, Эдвин Д. (2003). Вехи в компьютерных науках и информационных технологиях . С.  50 . ISBN 1-57356-521-0.
  8. ^ Гришман, Ральф (1974). Программирование на языке ассемблера для Control Data 6000 Series и Cyber ​​70 Series . Алгоритмика Press. п. 12. OCLC 425963232 . 
  9. ^ Донгарра, Джек Дж .; и другие. (1987). Численная линейная алгебра на высокопроизводительных компьютерах . С.  6 . ISBN 0-89871-428-1.
  10. ^ a b c Кок, Джон; Маркштейн, Виктория (январь 1990 г.). «Эволюция технологии RISC в IBM» (PDF) . Журнал исследований и разработок IBM . 34 (1): 4–11. DOI : 10.1147 / rd.341.0004 .
  11. ^ Шилц, Юрий; Робич, Борут; Унгерер, Тео (1999). Архитектура процессора: от потока данных до суперскалярной и не только . С.  33 . ISBN 3-540-64798-8.
  12. ^ a b c d e f Финансирование революции: государственная поддержка компьютерных исследований Комитетом по инновациям в вычислениях и коммуникациях 1999 ISBN 0-309-06278-0 стр. 239 
  13. ^ Нурми, Яри (2007). Дизайн процессора: вычисления системы на кристалле для ASIC и FPGA . стр.  40 -43. ISBN 978-1-4020-5529-4.
  14. ^ Хилл, Марк Дональд; Джуппи, Норман Пол ; Сохи, Гуриндар (1999). Чтения по компьютерной архитектуре . С. 252–4. ISBN 1-55860-539-8.
  15. ^ Старнс, Томас (май 1983). «Философия дизайна Motorola MC68000» . Байт . п. Фото 1.
  16. ↑ Паттерсон, Дэвид (30 мая 2018 г.). «РИСКОВАЯ история» . AM SIGARCH .
  17. ^ a b c "Пример: Berkeley RISC II" .
  18. ^ a b Паттерсон, Д. А .; Дицель, Д.Р. (1980). «Кейс для компьютера с сокращенным набором команд». Новости компьютерной архитектуры ACM SIGARCH . 8 (6): 25–33. CiteSeerX 10.1.1.68.9623 . DOI : 10.1145 / 641914.641917 . S2CID 12034303 .  
  19. ^ a b Паттерсон, Дэвид А .; Секин, Карло Х. (1981). RISC I: компьютер СБИС с сокращенным набором команд . 8-й ежегодный симпозиум по компьютерной архитектуре. Миннеаполис, Миннесота, США. С. 443–457. DOI : 10.1145 / 285930.285981 .В формате PDF
  20. ^ Sequin, Карло; Паттерсон, Дэвид (июль 1982 г.). Дизайн и реализация RISC I (PDF) . Продвинутый курс по архитектуре СБИС. Бристольский университет. CSD-82-106.
  21. ^ a b c d Чоу, Пол (1989). Микропроцессор MIPS-X RISC . стр. xix – xx. ISBN 0-7923-9045-8.
  22. ^ а б Нурми 2007 , стр. 52–53
  23. ^ Уивер, Винсент; Макки, Салли. Проблемы плотности кода для новых архитектур (PDF) . ICCD 2009.
  24. ^ Такер, Аллен Б. (2004). Справочник по информатике . стр.  100 -6. ISBN 1-58488-360-X.
  25. ^ Уотерман, Эндрю; Ли, Юнсуп; Паттерсон, Дэвид А .; Асанови, Крсте. «Руководство по набору команд RISC-V, Том I: Базовый уровень пользователя ISA, версия 2 (Технический отчет EECS-2014-54)» . Калифорнийский университет в Беркли . Проверено 26 декабря 2014 .
  26. ^ Эспонда, Маргарита; Рохас, Рауль (сентябрь 1991 г.). «Раздел 2: путаница вокруг концепции RISC» . Концепция RISC - обзор реализаций . Свободный университет Берлина. В-91-12.
  27. ^ Стокс, Джон «Ганнибал». «RISC против CISC: эпоха пост-RISC» . Ars Technica .
  28. ^ Борретт, Ллойд (июнь 1991). «RISC против CISC» . Австралийский персональный компьютер .
  29. ^ Джонс, Дуглас В. "Часто задаваемые вопросы DEC PDP-8 Дуга Джонса" . Коллекция PDP-8, факультет компьютерных наук Университета Айовы .
  30. ^ Dandamudi, Шиварам P. (2005). «Глава 3: Принципы RISC». Руководство по RISC-процессорам для программистов и инженеров . Springer. стр.  39 -44. DOI : 10.1007 / 0-387-27446-4_3 . ISBN 978-0-387-21017-9. основная цель заключалась не в уменьшении количества инструкций, а в уменьшении сложности
  31. ↑ Walls, Colin (18 апреля 2016 г.). «CISC и RISC» .
  32. ^ Фишер, Джозеф А .; Фарабоски, Паоло; Янг, Клифф (2005). Встроенные вычисления: подход VLIW к архитектуре, компиляторам и инструментам . п. 57. ISBN 9781558607668.
  33. ^ "Микропроцессоры с точки зрения программиста" Эндрю Шульманом 1990
  34. ^ Дауд, Кевин; Лукидес, Майкл К. (1993). Высокопроизводительные вычисления . О'Рейли. ISBN 1565920325.
  35. ↑ Винсент, Джеймс (9 марта 2017 г.). «Microsoft представляет новые конструкции серверов ARM, угрожая господству Intel» . Грань . Дата обращения 12 мая 2017 .
  36. ^ Рассел, Джон (31 мая 2016 г.). «Cavium представляет планы ThunderX2, сообщает, что обороты ARM растут» . Провод HPC . Проверено 8 марта 2017 года .
  37. ^ Первый процессор AMD на базе ARM, Opteron A1100, наконец-то здесь , ExtremeTech, 14 января 2016 г. , получено 14 августа 2016 г.
  38. Рианна Фельдман, Майкл (18 января 2017 г.). «Cray поставляет суперкомпьютер на базе ARM британскому консорциуму» . Top500.org . Дата обращения 12 мая 2017 .
  39. ^ «Microsoft предлагает настольные приложения Windows для мобильных процессоров ARM» . Грань . Vox Media. 8 декабря 2016 . Проверено 8 декабря +2016 .
  40. ^ "Как эмуляция x86 работает на ARM" . Документы Microsoft . 15 февраля 2018.
  41. ^ a b «Представляем следующее поколение Mac» (пресс-релиз). Apple Inc. 10 ноября 2020 г.
  42. ^ «macOS Big Sur уже здесь» (пресс-релиз). Apple Inc. 12 ноября 2020 г.
  43. ^ Картер, Николас П. (2002). Очерк компьютерной архитектуры Шаума . п. 96. ISBN 0-07-136207-X.
  44. ^ Джонс, Дуглас Л. (2000). «Микропроцессоры CISC, RISC и DSP» (PDF) .
  45. ^ Сингх, Амит. «История операционных систем Apple» . Архивировано из оригинала 3 апреля 2020 г. линии между RISC и CISC растет нечетким на протяжении многих лет
  46. ^ «Топ 500 Список: ноябрь 2020» . ТОП 500 . Проверено 2 января 2021 года .
  47. ^ Dandamudi 2005 , стр. 121-123
  48. ^ Беннетт, Эми (2005). «Apple переходит с PowerPC на Intel» . Компьютерный мир . Проверено 24 августа 2020 .
  49. ^ Воан-Николс, Стивен Дж. «Обзор: Chromebook Samsung на базе ARM» . ZDNet . Проверено 28 апреля 2021 года .
  50. ^ DeAngelis, Марк (22 июня 2020). «На этой неделе Apple начинает двухлетний переход на ARM» . Engadget . Проверено 24 августа 2020 . Apple официально объявила о переходе с процессоров Intel на собственные чипы A-серии на базе ARM в своих компьютерах Mac.
  51. ^ «Microsoft выпустит новую версию Surface на базе ARM этой осенью» . www.msn.com . Проверено 28 апреля 2021 года .

Внешние ссылки [ править ]

  • «RISC vs. CISC» . Архитектура RISC . Стэндфордский Университет. 2000 г.
  • «Что такое RISC» . Архитектура RISC . Стэндфордский Университет. 2000 г.
  • Савард, Джон Дж. Г. «Не совсем RISC» . Компьютеры .
  • Маши, Джон Р. (5 сентября 2000 г.). «Еще одно сообщение старого сообщения RISC [без изменений с прошлого раза]» . Группа новостей :  comp.arch . Usenet:  [email protected] . N-е повторное размещение CISC против RISC (или что такое RISC на самом деле)