Реконфигурируемые вычисления - это компьютерная архитектура, сочетающая некоторую гибкость программного обеспечения с высокой производительностью оборудования за счет обработки с очень гибкими высокоскоростными вычислительными матрицами, такими как программируемые вентильные матрицы (FPGA). Принципиальное отличие от обычных микропроцессоров заключается в возможности вносить существенные изменения в сам тракт данных в дополнение к потоку управления. С другой стороны, основным отличием от специализированного оборудования, то есть специализированных интегральных схем (ASIC), является возможность адаптировать оборудование во время выполнения путем «загрузки» новой схемы в реконфигурируемую матрицу.
История
Концепция реконфигурируемых вычислений существует с 1960-х годов, когда в статье Джеральда Эстрина была предложена концепция компьютера, состоящего из стандартного процессора и набора «реконфигурируемых» аппаратных средств. [1] [2] Главный процессор будет управлять поведением реконфигурируемого оборудования. Последний затем будет адаптирован для выполнения конкретной задачи, такой как обработка изображений или сопоставление с образцом , так же быстро, как выделенное оборудование. Как только задача была выполнена, оборудование можно было настроить для выполнения другой задачи. Это привело к созданию гибридной компьютерной структуры, сочетающей гибкость программного обеспечения со скоростью оборудования.
В 1980-х и 1990-х годах в этой области исследований наблюдалось возрождение со многими предложенными реконфигурируемыми архитектурами, разработанными в промышленности и академических кругах [3], таких как: Copacobana, Matrix, GARP, [4] Elixent, NGEN, [5] Polyp, [ 6] MereGen, [7] PACT XPP, Silicon Hive, Montium, Pleiades, Morphosys и PiCoGA. [8] Такие конструкции были возможны благодаря постоянному развитию кремниевых технологий, которые позволили реализовать сложные конструкции на одном кристалле. Некоторые из этих массово-параллельных реконфигурируемых компьютеров были созданы в первую очередь для специальных субдоменов, таких как молекулярная эволюция, нейронная система или обработка изображений. Первый в мире коммерческий реконфигурируемый компьютер, Algotronix CHS2X4, был построен в 1991 году. Он не имел коммерческого успеха, но был достаточно многообещающим, чтобы Xilinx (изобретатель программируемой вентильной матрицы (FPGA)) купил технологию и нанял персонал Algotronix. . [9] Более поздние машины позволили впервые продемонстрировать научные принципы, такие как спонтанная пространственная самоорганизация генетического кодирования с помощью MereGen. [10]
Теории
Классификация Треденника
Ранние исторические компьютеры: | |
Источник программирования | |
---|---|
Ресурсы исправлены | никто |
Исправлены алгоритмы | никто |
фон Неймана Компьютер: | |
Источник программирования | |
Ресурсы исправлены | никто |
Переменная алгоритмов | Программное обеспечение (потоки инструкций) |
Реконфигурируемые вычислительные системы: | |
Источник программирования | |
Переменная ресурсов | Configware (конфигурация) |
Переменная алгоритмов | Flowware (потоки данных) |
Фундаментальная модель реконфигурируемых парадигмы вычислительной машины, данные потока на основе анти машина хорошо иллюстрируется различиями в другие машины парадигм , которые были введены ранее, как показано Ник Треденник следующей схемой классификации «ы вычислительных парадигм (смотри«Таблица 1: Схема классификации парадигм Ника Треденника »). [11]
Xputer Хартенштейна
Ученый-компьютерщик Райнер Хартенштейн описывает реконфигурируемые вычисления в терминах антимашины, которая, по его словам, представляет собой фундаментальный сдвиг парадигмы от более традиционной машины фон Неймана . [12] Хартенштейн называет это парадоксом реконфигурируемых вычислений, когда переход от программного обеспечения к конфигурируемому программному обеспечению (от программного обеспечения к FPGA ) приводит к зарегистрированным факторам ускорения более чем на четыре порядка, а также к снижению потребления электроэнергии на до почти четырех порядков - хотя технологические параметры ПЛИС отстают от кривой Гордона Мура примерно на четыре порядка, а тактовая частота существенно ниже, чем у микропроцессоров. Этот парадокс частично объясняется синдромом фон Неймана .
Высокопроизводительные вычисления
Высокопроизводительные реконфигурируемые вычисления (HPRC) - это компьютерная архитектура, сочетающая реконфигурируемые вычислительные ускорители, такие как программируемая вентильная матрица, с центральными или многоядерными процессорами .
Расширение логики в ПЛИС позволило программировать более крупные и сложные алгоритмы в ПЛИС. Присоединение такой FPGA к современному процессору через высокоскоростную шину, такую как PCI Express , позволило конфигурируемой логике действовать больше как сопроцессор , чем как периферийное устройство . Это принесло реконфигурируемые вычисления в сферу высокопроизводительных вычислений .
Более того, репликация алгоритма на ПЛИС или использование множества ПЛИС позволили создать реконфигурируемые системы SIMD , в которых несколько вычислительных устройств могут одновременно работать с разными данными, что представляет собой высокопараллельные вычисления .
Этот метод гетерогенных систем используется в компьютерных исследованиях и особенно в суперкомпьютерах . [13] В документе 2008 года сообщается о факторах ускорения более чем на 4 порядка и факторах экономии энергии почти на 4 порядка. [14] Некоторые суперкомпьютерные фирмы предлагают разнородные блоки обработки, включая ПЛИС в качестве ускорителей. [ необходимая цитата ] Одной из областей исследований является производительность потока инструментов программирования с двумя парадигмами, полученная для таких гетерогенных систем. [15]
У Национального научного фонда США есть центр высокопроизводительных реконфигурируемых вычислений (CHREC). [16] В апреле 2011 года в Европе прошла четвертая Конференция по многоядерным и реконфигурируемым суперкомпьютерам. [17]
Коммерческие высокопроизводительные реконфигурируемые вычислительные системы начинают появляться после того, как IBM объявила об интеграции ПЛИС со своим процессором POWER . [18]
Частичная реконфигурация
Частичная реконфигурация - это процесс изменения части реконфигурируемой аппаратной схемы, в то время как другая часть сохраняет свою прежнюю конфигурацию. Программируемые пользователем вентильные матрицы часто используются для частичной реконфигурации.
Электронное оборудование , как и программное обеспечение , можно разрабатывать по модульному принципу, создавая подкомпоненты, а затем компоненты более высокого уровня для их создания. Во многих случаях полезно иметь возможность заменить один или несколько из этих подкомпонентов, пока FPGA все еще работает.
Обычно для перенастройки ПЛИС необходимо удерживать ее в состоянии сброса, пока внешний контроллер перезагружает на нее проект. Частичная реконфигурация позволяет критическим частям проекта продолжать работу, в то время как контроллер либо на ПЛИС, либо вне ее загружает частичную конструкцию в реконфигурируемый модуль. Частичная реконфигурация также может использоваться для экономии места для нескольких дизайнов, сохраняя только частичные дизайны, которые меняются между дизайнами.
Типичным примером использования частичной реконфигурации является случай устройства связи. Если устройство управляет несколькими соединениями, некоторые из которых требуют шифрования , было бы полезно иметь возможность загружать разные ядра шифрования, не останавливая весь контроллер.
Частичная реконфигурация поддерживается не на всех ПЛИС. Требуется специальный поток программного обеспечения с упором на модульную конструкцию. Обычно модули проектирования строятся по четко определенным границам внутри ПЛИС, что требует, чтобы проект был специально сопоставлен с внутренним оборудованием.
По функциональности конструкции частичную реконфигурацию можно разделить на две группы: [19]
- динамическая частичная реконфигурация , также известная как активная частичная реконфигурация - позволяет изменить часть устройства, пока остальная часть FPGA все еще работает;
- статическая частичная реконфигурация - устройство неактивно в процессе реконфигурации. Пока частичные данные отправляются в FPGA, остальная часть устройства останавливается (в режиме выключения) и запускается после завершения настройки.
Текущие системы
Эмуляция компьютера
С появлением доступных плат FPGA проекты студентов и любителей стремятся воссоздать старые компьютеры или реализовать более новые архитектуры. [20] [21] [22] Такие проекты создаются с использованием реконфигурируемого оборудования (FPGA), а некоторые устройства поддерживают эмуляцию нескольких старых компьютеров с использованием одного реконфигурируемого оборудования ( C-One ).
КОПАКОБАНА
Компьютер, полностью основанный на ПЛИС, - это COPACOBANA, оптимизированный по стоимости взломщик кода и анализатор и его преемник RIVYERA. Компания SciEngines GmbH, дочерняя компания проекта COPACOBANA университетов Бохума и Киля в Германии, продолжает разработку компьютеров, полностью основанных на ПЛИС.
Митрионика
Mitrionics разработала SDK, который позволяет компилировать и запускать программное обеспечение, написанное с использованием единого языка назначения, на компьютерах на базе FPGA. Программный язык Mitrion-C и процессор Mitrion позволяют разработчикам программного обеспечения писать и выполнять приложения на компьютерах на базе FPGA таким же образом, как и с другими вычислительными технологиями, такими как графические процессоры («GPU»), процессоры на основе ячеек, параллельная обработка. единиц («PPU»), многоядерных ЦП и традиционных одноядерных кластеров ЦП. (из бизнеса)
Национальные инструменты
National Instruments разработала гибридную встраиваемую вычислительную систему под названием CompactRIO . Он состоит из реконфигурируемого шасси, в котором размещается программируемая пользователем ПЛИС, модули ввода / вывода с возможностью горячей замены, контроллер реального времени для детерминированной связи и обработки, а также графическое программное обеспечение LabVIEW для быстрого программирования RT и FPGA.
Xilinx
Компания Xilinx разработала два стиля частичной реконфигурации устройств FPGA: модульную и разностную . Частичная реконфигурация на основе модулей позволяет реконфигурировать отдельные модульные части конструкции, в то время как частичная реконфигурация на основе различий может использоваться, когда в конструкцию вносятся небольшие изменения.
Intel
Intel [23] поддерживает частичную реконфигурацию своих устройств FPGA на 28-нм устройствах, таких как Stratix V, [24] и на 20-нм устройствах Arria 10. [25] Поток частичной реконфигурации Intel FPGA для Arria 10 основан на методологии иерархического проектирования в программном обеспечении Quartus Prime Pro, где пользователи создают физические разделы FPGA, которые можно перенастроить [26] во время выполнения, в то время как остальная часть проекта продолжает работать. работать. Программное обеспечение Quartus Prime Pro также поддерживает иерархическую частичную реконфигурацию и моделирование частичной реконфигурации.
Классификация систем
Как развивающаяся область, классификации реконфигурируемых архитектур все еще разрабатываются и уточняются по мере разработки новых архитектур; на сегодняшний день не было предложено никакой унифицирующей таксономии. Однако для классификации этих систем можно использовать несколько повторяющихся параметров.
Гранулярность
Гранулярность реконфигурируемой логики определяется как размер наименьшего функционального блока (настраиваемого логического блока, CLB), к которому обращаются инструменты отображения. Высокая степень детализации, которую также называют мелкой детализацией, часто подразумевает большую гибкость при внедрении алгоритмов в оборудование. Однако с этим связан штраф в виде увеличенной мощности, площади и задержки из-за большего количества маршрутов, требуемых на одно вычисление. Мелкозернистые архитектуры работают на уровне манипуляции на битовом уровне; в то время как элементы крупнозернистой обработки (реконфигурируемый блок передачи данных, rDPU) лучше оптимизированы для приложений стандартного тракта данных. Одним из недостатков крупнозернистых архитектур является то, что они имеют тенденцию терять часть своего использования и производительности, если им нужно выполнять меньшие вычисления, чем обеспечивает их гранулярность, например, добавление одного бита к функциональному блоку шириной четыре бита приведет к потере трех бита. . Эта проблема может быть решена за счет наличия на одном кристалле крупнозернистого массива ( реконфигурируемый массив каналов данных , rDPA) и ПЛИС .
Крупнозернистые архитектуры ( rDPA ) предназначены для реализации алгоритмов, требующих трактов данных шириной слова (rDPU). Поскольку их функциональные блоки оптимизированы для больших вычислений и обычно включают в себя логические арифметико-логические блоки (ALU), они будут выполнять эти вычисления быстрее и с большей энергоэффективностью, чем набор взаимосвязанных более мелких функциональных блоков; это происходит из-за того, что соединительные провода короче, что приводит к меньшей емкости проводов и, следовательно, к более быстрым конструкциям с меньшим энергопотреблением. Потенциальным нежелательным следствием наличия больших вычислительных блоков является то, что, когда размер операндов может не соответствовать алгоритму, может произойти неэффективное использование ресурсов. Часто тип запускаемых приложений известен заранее, что позволяет адаптировать логику, память и ресурсы маршрутизации для повышения производительности устройства, при этом обеспечивая определенный уровень гибкости для будущей адаптации. Примерами этого являются массивы для конкретных областей, нацеленные на получение более высокой производительности с точки зрения мощности, площади и пропускной способности, чем их более общие собратья с более мелкозернистой структурой FPGA, за счет уменьшения их гибкости.
Скорость реконфигурации
Конфигурация этих реконфигурируемых систем может происходить во время развертывания, между этапами выполнения или во время выполнения. В типичной реконфигурируемой системе битовый поток используется для программирования устройства во время развертывания. Мелкозернистые системы по своей природе требуют большего времени на настройку, чем более крупнозернистые архитектуры, из-за того, что необходимо адресовать и программировать большее количество элементов. Следовательно, более крупнозернистые архитектуры выигрывают от потенциально более низких требований к энергии, поскольку меньше информации передается и используется. Интуитивно понятно, что чем медленнее скорость реконфигурации, тем меньше потребление энергии, поскольку связанные с этим затраты энергии на реконфигурацию амортизируются в течение более длительного периода времени. Частичная реконфигурация позволяет перепрограммировать часть устройства, в то время как другая часть все еще выполняет активные вычисления. Частичная реконфигурация позволяет уменьшить реконфигурируемые потоки битов, таким образом, не тратя энергию на передачу избыточной информации в потоке битов. Сжатие потока битов возможно, но необходимо провести тщательный анализ, чтобы гарантировать, что энергия, сэкономленная за счет использования меньших потоков битов, не перевешивается вычислениями, необходимыми для распаковки данных.
Связь с хостом
Часто реконфигурируемый массив используется в качестве ускорителя обработки, подключенного к главному процессору. Уровень связи определяет тип передачи данных, задержку, мощность, пропускную способность и накладные расходы, связанные с использованием реконфигурируемой логики. Некоторые из наиболее интуитивно понятных схем используют периферийную шину, чтобы обеспечить конфигурацию, подобную сопроцессору, для реконфигурируемого массива. Однако также были реализации, в которых реконфигурируемая матрица намного ближе к процессору, некоторые даже реализованы в тракте данных с использованием регистров процессора. Задача главного процессора - выполнять функции управления, настраивать логику, планировать данные и обеспечивать внешний интерфейс.
Маршрутизация / межсоединения
Гибкость реконфигурируемых устройств в основном обусловлена их маршрутизацией. Один из видов межсоединений, ставший популярным среди поставщиков FPGA , Xilinx и Altera, - это компоновка островного типа, где блоки расположены в виде массива с вертикальной и горизонтальной маршрутизацией. Компоновка с неадекватной маршрутизацией может страдать от плохой гибкости и использования ресурсов, что приводит к ограниченной производительности. Если предусмотрено слишком много межсоединений, потребуется больше транзисторов, чем необходимо, и, следовательно, большая площадь кремния, более длинные провода и большее энергопотребление.
Проблемы для операционных систем
Одной из ключевых задач реконфигурируемых вычислений является обеспечение более высокой производительности проектирования и предоставление более простого способа использования реконфигурируемых вычислительных систем для пользователей, которые не знакомы с лежащими в основе концепциями. Один из способов сделать это - обеспечить стандартизацию и абстракцию, обычно поддерживаемую и обеспечиваемую операционной системой. [27]
Одна из основных задач операционной системы - скрыть оборудование и представить программы (и их программистов) красивыми, чистыми, элегантными и последовательными абстракциями для работы. Другими словами, две основные задачи операционной системы - это абстракция и управление ресурсами . [27]
Абстракция - это мощный механизм для решения сложных и различных (аппаратных) задач четко определенным и общим образом. Одна из самых элементарных абстракций ОС - это процесс. Процесс - это запущенное приложение, у которого есть ощущение (обеспечиваемое ОС), что оно выполняется самостоятельно на базовом виртуальном оборудовании. Это можно смягчить за счет концепции потоков, позволяющих одновременно запускать различные задачи на этом виртуальном оборудовании для использования параллелизма на уровне задач. Чтобы позволить различным процессам и потокам координировать свою работу, операционная система должна обеспечивать методы связи и синхронизации. [27]
В дополнение к абстракции необходимо управление ресурсами базовых аппаратных компонентов, поскольку виртуальные компьютеры, предоставляемые процессам и потокам операционной системой, должны совместно использовать доступные физические ресурсы (процессоры, память и устройства) пространственно и временно. [27]
Смотрите также
- Вычисления с памятью
- Глоссарий реконфигурируемых вычислений
- проект iLAND
- M-Labs
- Один чип MSX
- PipeRench
- PSoC
- Спринтер
Рекомендации
- Перейти ↑ Estrin, G (2002). «Происхождение реконфигурируемых компьютеров: компьютер со структурой фиксированного плюс переменного (F + V) UCLA». IEEE Ann. Hist. Comput . 24 (4): 3–9. DOI : 10.1109 / MAHC.2002.1114865 .
- ^ Эстрин, Г., "Организация компьютерных систем - компьютер с фиксированной плюс переменной структурой", Proc. Западная совместная компьютерная конф. , Western Joint Computer Conference, Нью-Йорк, 1960, стр. 33–40.
- ^ К. Бобда: Введение в реконфигурируемые вычисления: архитектуры; Springer, 2007 г.
- ^ Хаузер, Джон Р. и Вавжинек, Джон, «Гарп: процессор MIPS с реконфигурируемым сопроцессором», Труды симпозиума IEEE по программируемым пользовательским вычислительным машинам (FCCM '97, 16–18 апреля 1997 г.), стр. 24–33.
- ^ Маккаскилл, Джон С .; Чоронгевский, Харальд; Мекельбург, Карстен; Танген, Уве; Гемм, Удо (1994-09-01). «NGEN - Конфигурируемое компьютерное оборудование для моделирования длительной самоорганизации биополимеров». Berichte der Bunsengesellschaft für Physikalische Chemie . 98 (9): 1114. DOI : 10.1002 / bbpc.19940980906 . ISSN 0005-9021 .
- ^ Эволюционирующие системы: от биологии до оборудования: вторая международная конференция, ICES 98, Лозанна, Швейцария, 23-25 сентября 1998 г .: материалы . Сиппер, Моше., Манже, Даниэль, 1940-, Перес-Урибе, Андрес, Международная конференция по эволюционирующим системам (2: 1998: Лозанна, Швейцария). Берлин: Springer. 1998. ISBN. 978-3540649540. OCLC 39655211 .CS1 maint: другие ( ссылка )
- ^ Сцепление биологических и электронных систем: Труды 2 - го Caesarium, Бонн, 1-3 ноября 2000 . Хоффманн, К.-Х. (Карл-Хайнц). Берлин: Springer. 2002. ISBN. 978-3540436997. OCLC 49750250 .CS1 maint: другие ( ссылка )
- ^ Кампи, Ф .; Тома, М .; Лоди, А .; Cappelli, A .; Canegallo, R .; Герриери, Р., "Процессор VLIW с реконфигурируемым набором инструкций для встроенных приложений", Конференция по твердотельным схемам, 2003 г. Дайджест технических статей. ISSCC. 2003 IEEE International, vol., No., Pp. 250–491 vol. 1, 2003 г.
- ^ История Algotronix
- ^ Füchslin, Rudolf M .; Маккаскилл, Джон С. (31.07.2001). «Эволюционная самоорганизация бесклеточного генетического кодирования» . Труды Национальной академии наук . 98 (16): 9185–9190. DOI : 10.1073 / pnas.151253198 . ISSN 0027-8424 . PMC 55395 . PMID 11470896 .
- ^ Н. Треденник: аргументы в пользу реконфигурируемых вычислений; Отчет о микропроцессоре, Vol. 10 № 10, 5 августа 1996 г., стр. 25–27.
- ^ Хартенштейн, Р. 2001. Десятилетие реконфигурируемых вычислений: дальновидная ретроспектива. В материалах конференции по проектированию, автоматизации и тестированию в Европе (ДАТА 2001 г.) (Мюнхен, Германия). W. Nebel и A. Jerraya, Eds. Дизайн, автоматизация и испытания в Европе. IEEE Press, Пискатауэй, Нью-Джерси, 642–649.
- ^ Н. Ворос, Р. Николаос, А. Рости, М. Хюбнер (редакторы): Реконфигурация динамической системы в гетерогенных платформах - подход MORPHEUS; Springer Verlag, 2009 г.
- ^ Тарек Эль-Газави и др. (Февраль 2008 г.). «Обещание высокопроизводительных реконфигурируемых вычислений». Компьютер IEEE . 41 (2): 69–76. CiteSeerX 10.1.1.208.4031 . DOI : 10,1109 / MC.2008.65 . S2CID 14469864 .CS1 maint: использует параметр авторов ( ссылка )
- ^ Эсам эль-Араби; Иван Гонсалес; Тарек Эль-Газави (январь 2009 г.). «Использование частичной реконфигурации времени выполнения для высокопроизводительных реконфигурируемых вычислений». ACM-транзакции на реконфигурируемых технологиях и системах . 1 (4): 1-23. DOI : 10.1145 / 1462586.1462590 . S2CID 10270587 .
- ^ «Центр NSF для высокопроизводительных реконфигурируемых вычислений» . официальный сайт . Проверено 19 августа 2011 года .
- ^ «Многоядерная и реконфигурируемая суперкомпьютерная конференция» . официальный сайт . 2011. Архивировано из оригинального 12 октября 2010 года . Проверено 19 августа 2011 года .
- ^ "Altera и IBM представляют системы питания с ускорением на базе FPGA" . HPCwire. 2014-11-17 . Проверено 14 декабря 2014 .
- ^ Вишневский, Ремигиуш (2009). Синтез композиционных микропрограммных блоков управления программируемыми устройствами . Зелена-Гура: Зелена-Гурский университет. п. 153. ISBN. 978-83-7481-293-1.
- ^ «Apple2 FPGA» . Дата обращения 6 сентября 2012 .
- ^ Никлаус Вирт. «Проект архитектуры RISC и его реализация с помощью FPGA» (PDF) . Дата обращения 6 сентября 2012 .[ мертвая ссылка ]
- ^ Ян Грей. «Проектирование простого процессора RISC, оптимизированного для FPGA, и системы на кристалле» (PDF) . Дата обращения 6 сентября 2012 .
- ^ «Intel завершает сделку по приобретению Altera» . Проверено 15 ноября +2016 .
- ^ «ПЛИС Stratix V: максимальная гибкость за счет частичной и динамической реконфигурации» . Проверено 15 ноября +2016 .
- ^ «Инструменты и функции программного обеспечения Intel Quartus Prime для повышения производительности» . Проверено 15 ноября +2016 .
- ^ «Руководство по стандартной версии Quartus Prime, том 1: Разработка и синтез» (PDF) . Intel. С. 4–1 . Проверено 15 ноября +2016 .
- ^ а б в г Эккерт, Марсель; Мейер, Доминик; Хаасе, Ян; Клауэр, Бернд (30 ноября 2016 г.). «Концепции операционных систем для реконфигурируемых вычислений: обзор и обзор» . Международный журнал реконфигурируемых вычислений . 2016 : 1–11. DOI : 10.1155 / 2016/2478907 . ISSN 1687-7195 . Эта статья содержит цитаты из этого источника, доступного по лицензии Creative Commons Attribution 4.0 International (CC BY 4.0) .
дальнейшее чтение
- Кардозу, член парламента Жуана; Хюбнер, Майкл (ред.), Реконфигурируемые вычисления: от ПЛИС до аппаратного / программного обеспечения , Springer, 2011.
- С. Хаук и А. ДеХон, Реконфигурируемые вычисления: теория и практика вычислений на основе ПЛИС , Морган Кауфманн , 2008.
- Дж. Хенкель, С. Парамесваран (редакторы): Разработка встроенных процессоров. Перспектива малой мощности; Springer Verlag, март 2007 г.
- J. Teich (редактор) и др .: Реконфигурируемые вычислительные системы. Специальный выпуск журнала IT - Информационные технологии , Oldenbourg Verlag, Мюнхен. Vol. 49 (2007) Выпуск 3
- TJ Todman, GA Constantinides, SJE Wilton, O. Mencer, W. Luk и PYK Cheung, «Реконфигурируемые вычисления: архитектуры и методы проектирования», IEEE Proceedings: Computer & Digital Techniques, Vol. 152, № 2, март 2005 г., стр. 193–208.
- А. Зомая (редактор): Справочник по естественным и инновационным вычислениям: интеграция классических моделей с новыми технологиями; Springer Verlag, 2006 г.
- Дж. М. Арнольд и Д. А. Буэлл, «Программирование VHDL на Splash 2», в More FPGA, Уилл Мур и Уэйн Лук, редакторы, Abingdon EE & CS Books, Оксфорд, Англия, 1994, стр. 182–191. (Материалы, Международный семинар по программируемой логике, Оксфорд, 1993.)
- Дж. М. Арнольд, Д. А. Буэлл, Д. Хоанг, Д. В. Прайор, Н. Ширази, М. Р. Тистл, «Splash 2 и его приложения», Труды Международной конференции по компьютерному дизайну, Кембридж, 1993, стр. 482–486.
- Д.А. Буэлл и Кеннет Л. Почек, "Пользовательские вычислительные машины: введение", " Журнал суперкомпьютеров" , т. 9, 1995 г., стр. 219–230.
Внешние ссылки
- Введение в динамическую частичную реконфигурацию
- Проект ReCoBus-Builder для простого внедрения сложных реконфигурируемых систем
- Исследовательский проект DRESD (Dynamic Reconfigurable in Embedded System Design)