Из Википедии, бесплатной энциклопедии
Перейти к навигации Перейти к поиску
"RISC" перенаправляется сюда. Для использования в других целях, см RISC (значения) .

ВС UltraSPARC , микропроцессор RISC

Компьютер с сокращенным набором команд или RISC ( / r ɪ s k / ) - это компьютер с небольшим, высоко оптимизированным набором инструкций , а не с более специализированным набором, который часто встречается в других типах архитектуры, например, в сложных инструкциях. установлен компьютер (CISC). [1] Основной отличительной чертой архитектуры RISC является то, что набор команд оптимизирован с использованием большого количества регистров и очень регулярного конвейера команд , что позволяет использовать небольшое количество тактовых циклов на команду (CPI). Основные черты философии RISC:загрузки / хранения архитектура , [2] , в котором в памяти осуществляется доступ через конкретные инструкции , а не как часть большинства команд в наборе, и требует только указания одного цикла . [3]

Хотя ряд компьютеров 1960-х и 1970-х годов были определены как предшественники RISC, современная концепция восходит к 1980-м годам. В частности, два проекта в Стэнфордском университете и Калифорнийском университете в Беркли больше всего связаны с популяризацией этой концепции. Стэнфордский MIPS будет коммерциализирован как успешная архитектура MIPS , в то время как RISC Беркли дала название всей концепции и была коммерциализирована как SPARC . Еще одним успехом той эпохи стала работа IBM , которая в конечном итоге привела к созданию архитектуры набора команд IBM POWER , PowerPC иПитание ISA . По мере развития этих проектов в конце 1980-х и особенно в начале 1990-х годов процветало множество подобных проектов, представляющих собой главную силу на рынке рабочих станций Unix, а также встроенных процессоров в лазерные принтеры , маршрутизаторы и аналогичные продукты.

Многие разновидности проектов RISC включают ARC , Alpha , Am29000 , ARM , Atmel AVR , Blackfin , i860 , i960 , M88000 , MIPS , PA-RISC , Power ISA (включая PowerPC ), RISC-V , SuperH и SPARC . Использование процессоров архитектуры ARM в смартфонах и планшетных компьютерах, таких как iPad и Android.устройства обеспечили широкую пользовательскую базу для систем на основе RISC. Процессоры RISC также используются в суперкомпьютерах , таких как Fugaku , который по состоянию на июнь 2020 года является самым быстрым суперкомпьютером в мире. [4]

История и развитие [ править ]

Разработанная Аланом Тьюрингом в 1946 году автоматическая вычислительная машина (ACE) имела многие характеристики архитектуры RISC. [5] Ряд систем, восходящих к 1960-м годам, считался первой архитектурой RISC, отчасти благодаря использованию в них подхода « загрузка / сохранение» . [6] Термин RISC был придуман Дэвидом Паттерсоном из проекта Berkeley RISC , хотя несколько схожие концепции появлялись и раньше. [7]

CDC 6600 разработан Seymour Cray в 1964 году использовал загрузки / сохранение архитектуру только с двумя режимами адресации (регистр + регистр, и регистрируют + немедленные постоянный) и 74 кодов операций, причем базовый такт быть в 10 раз быстрее , чем время доступа к памяти . [8] Отчасти из-за оптимизированной архитектуры загрузки / хранения CDC 6600, Джек Донгарра говорит, что его можно считать предшественником современных систем RISC, хотя для разработки современного RISC необходимо было преодолеть ряд других технических барьеров. система. [9]

Микропроцессор IBM PowerPC 601 RISC

Майкл Дж. Флинн рассматривает первую систему RISC как разработку IBM 801 , начатую в 1975 году Джоном Коке и завершенную в 1980 году. [2] В конечном итоге 801 была произведена в виде однокристальной системы под названием IBM ROMP в 1981 году, что означало «Исследование микропроцессора OPD [подразделение офисных продуктов]». [10] Этот ЦП был разработан для «мини» задач, а также использовался в ПК IBM RT в 1986 году, что оказалось коммерческим провалом. [11] Но 801 вдохновил на несколько исследовательских проектов, включая новые в IBM, которые в конечном итоге привели к архитектуре набора команд IBM POWER . [12] [13]

В середине 1970-х исследователи (особенно Джон Кок из IBM и другие подобные проекты) продемонстрировали, что большинство комбинаций этих режимов и инструкций ортогональной адресации не использовалось большинством программ, созданных компиляторами, доступными в то время. Во многих случаях оказалось трудным написать компилятор с более чем ограниченными возможностями, позволяющими использовать преимущества функций, предоставляемых обычными процессорами. Также было обнаружено, что на микрокодированных реализациях определенных архитектур сложные операции, как правило, выполнялись медленнее.чем последовательность более простых операций, выполняющих то же самое. Отчасти это было следствием того, что многие разработки были торопливыми, и на оптимизацию или настройку каждой инструкции оставалось мало времени; оптимизировались только наиболее часто используемые, и последовательность этих инструкций могла быть быстрее, чем менее настроенная инструкция, выполняющая эквивалентную операцию, как эта последовательность. Один печально известный пример был VAX «s INDEXинструкции. [14] Как упоминалось в другом месте, основная память давно была медленнее, чем многие конструкции ЦП. Появление полупроводниковой памяти уменьшило эту разницу, но все же было очевидно, что большее количество регистров (а позже и кешей)) позволит повысить рабочие частоты процессора. Дополнительные регистры потребовали бы значительных площадей микросхемы или платы, которые в то время (1975 г.) могли быть доступны, если была уменьшена сложность логики ЦП.

Однако наиболее публичные проекты RISC были результатом университетских исследовательских программ, финансируемых программой DARPA VLSI . Программа VLSI , практически неизвестная сегодня, привела к огромному количеству достижений в разработке, производстве микросхем и даже компьютерной графике. Проект Berkeley RISC стартовал в 1980 году под руководством Дэвида Паттерсона и Карло Х. Секуина . [7] [14] [15]

Berkeley RISC был основан на повышении производительности за счет использования конвейерной обработки и агрессивного использования метода, известного как управление окнами регистров . [14] [15] В традиционном ЦП используется небольшое количество регистров, и программа может использовать любой регистр в любое время. В ЦП с окнами регистров существует огромное количество регистров, например 128, но программы могут использовать только небольшое их количество, например восемь, одновременно. Программа, ограничивающая себя восемью регистрами на процедуру, может выполнять очень быстрые вызовы процедур : вызов просто перемещает окно «вниз» на восемь до набора из восьми регистров, используемых этой процедурой, а возврат перемещает окно назад. [16]В рамках проекта Berkeley RISC в 1982 году был поставлен процессор RISC-I. Состоящий всего из 44 420 транзисторов (по сравнению со средним числом около 100 000 в новых конструкциях CISC того времени), RISC-I имел всего 32 инструкции, но при этом полностью превосходил любой другой однокристальный дизайн. За этим последовали 40 760 транзисторов, 39 инструкций RISC-II в 1983 году, которые работали в три раза быстрее, чем RISC-I. [15]

Проект MIPS вырос из аспирантуры Джона Л. Хеннесси в Стэнфордском университете в 1981 году, привел к созданию функционирующей системы в 1983 году и мог запускать простые программы к 1984 году. [17] Подход MIPS подчеркивал агрессивный тактовый цикл и использование конвейера, убедившись, что он может быть запущен как можно более "полным". [17] За системой MIPS последовала MIPS-X, и в 1984 году Хеннесси и его коллеги основали MIPS Computer Systems . [17] [18] Результатом коммерческого предприятия стала новая архитектура, которая также называлась MIPS, и микропроцессор R2000 в 1985 году. [18]

Прототип микросхемы RISC-V (2013 г.).

В начале 1980-х годов концепция RISC окружала значительную неопределенность, и было неясно, может ли у нее быть коммерческое будущее, но к середине 1980-х годов концепции стали достаточно зрелыми, чтобы считаться коммерчески жизнеспособными. [11] [17] В 1986 году Hewlett Packard начала использовать раннюю реализацию своего PA-RISC на некоторых своих компьютерах. [11] Тем временем проект Berkeley RISC стал настолько известен, что в конечном итоге стал названием всей концепции, и в 1987 году Sun Microsystems начала поставлять системы с процессором SPARC , непосредственно основанным на системе Berkeley RISC-II. [11] [19]

Комитет правительства США по инновациям в вычислительной технике и коммуникациях считает признание жизнеспособности концепции RISC успехом системы SPARC. [11] Успех SPARC возобновил интерес внутри IBM, которая к 1990 году выпустила новые системы RISC, а к 1995 году процессоры RISC стали основой серверной индустрии с оборотом 15 миллиардов долларов. [11]

С 2010 года в Калифорнийском университете в Беркли для исследовательских целей и в качестве бесплатной альтернативы проприетарным ISA разрабатывается новая архитектура набора команд с открытым исходным кодом (ISA), RISC-V . По состоянию на 2014 год исправлена версия 2 ISA пользовательского пространства . [20] ISA предназначена для расширения от базового ядра, достаточного для небольшого встроенного процессора, до суперкомпьютеров и использования облачных вычислений со стандартными расширениями и сопроцессорами, определяемыми разработчиком микросхем. Он был протестирован в кремниевом исполнении с ROCKET SoC, который также доступен как генератор процессоров с открытым исходным кодом на языке CHISEL.

Характеристики и философия дизайна [ править ]

Дополнительная информация: Дизайн процессора

Философия набора инструкций [ править ]

Распространенное заблуждение относительно фразы «компьютер с сокращенным набором команд» состоит в том, что инструкции просто удаляются, что приводит к меньшему набору инструкций. [21] Фактически, с годами наборы инструкций RISC выросли в размерах, и сегодня многие из них имеют больший набор инструкций, чем многие процессоры CISC. [22] [23] Некоторые процессоры RISC, такие как PowerPC, имеют наборы инструкций такого же размера, как, например, CISC IBM System / 370 ; И наоборот, DEC PDP-8 - очевидно, ЦП CISC, поскольку многие его инструкции включают множественный доступ к памяти - имеет только 8 базовых инструкций и несколько расширенных инструкций. [24]Термин «сокращенный» в этой фразе был предназначен для описания того факта, что объем работы, выполняемой любой отдельной инструкцией, сокращается - самое большее на один цикл памяти данных - по сравнению со «сложными инструкциями» процессоров CISC, которые могут требовать десятки данных. циклы памяти для выполнения одной инструкции. [25]

Иногда предпочтительнее использовать термин « архитектура загрузки / сохранения» .

Другой способ взглянуть на дискуссию о RISC / CISC - рассмотреть то, что предоставляется компилятору. В процессоре CISC оборудование может внутренне использовать регистры и бит флага для реализации одной сложной инструкции, такой как STRING MOVE, но скрывать эти детали от компилятора. Внутренние операции RISC-процессора «открыты компилятору», что приводит к бэкрониму «Отнесите интересные вещи к компилятору». [26] [27]

Формат инструкции [ править ]

Большинство архитектур RISC имеют инструкции фиксированной длины (обычно 32 бита) и простое кодирование, что значительно упрощает логику выборки, декодирования и выдачи. Одним из недостатков 32-битных инструкций является снижение плотности кода, что является более неблагоприятной характеристикой для встроенных вычислений, чем для рынков рабочих станций и серверов, для обслуживания которых изначально были разработаны архитектуры RISC. Чтобы решить эту проблему, несколько архитектур, таких как ARM , Power ISA , MIPS , RISC-V и Adapteva Epiphany , имеют необязательный короткий формат инструкций с ограниченным набором функций или функцию сжатия инструкций. SH5 также следует этому шаблону, хотя и развивался в противоположном направлении, добавляя более длинные медиа-инструкции к исходному 16-битному кодированию.

Использование оборудования [ править ]

Для любого заданного уровня общей производительности микросхема RISC обычно будет иметь гораздо меньше транзисторов, выделенных для основной логики, что изначально позволило разработчикам увеличить размер набора регистров и увеличить внутренний параллелизм.

Другие особенности архитектур RISC включают:

  • Средняя пропускная способность процессора приближается к 1 инструкции за цикл [ требуется обновление ]
  • Единый формат команд с использованием одного слова с кодом операции в тех же битовых позициях для упрощения декодирования
  • Все регистры общего назначения могут использоваться одинаково в качестве источника / назначения во всех инструкциях, что упрощает конструкцию компилятора ( регистры с плавающей запятой часто хранятся отдельно)
  • Простые режимы адресации со сложной адресацией, выполняемой последовательностями команд
  • Мало типов данных на оборудовании (например, без байтовой строки или BCD )

RISC-конструкции также с большей вероятностью будут включать гарвардскую модель памяти , в которой поток команд и поток данных концептуально разделены; это означает, что изменение памяти, в которой хранится код, может не повлиять на инструкции, выполняемые процессором (поскольку у CPU есть отдельные инструкции и кэш данных ), по крайней мере, до тех пор, пока не будет выпущена специальная инструкция синхронизации; Процессоры CISC, которые имеют отдельные кэши инструкций и данных, обычно синхронизируют их автоматически для обеспечения обратной совместимости со старыми процессорами.

Многие ранние проекты RISC также разделяли характеристику наличия слота задержки перехода , пространства для инструкций сразу после перехода или перехода. Инструкция в этом пространстве выполняется независимо от того, было ли выполнено ветвление (другими словами, эффект ветвления задерживается). Эта инструкция сохраняет занятость ALU ЦП в течение дополнительного времени, обычно необходимого для выполнения перехода. В настоящее время слот задержки перехода считается нежелательным побочным эффектом конкретной стратегии реализации некоторых проектов RISC, и современные проекты RISC обычно избавляются от него (например, PowerPC и более поздние версии SPARC и MIPS). [ необходима цитата ]

Некоторые аспекты, приписываемые первым проектам с RISC- меткой примерно в 1975 году, включают наблюдения о том, что компиляторы с ограничением памяти того времени часто не могли воспользоваться функциями, предназначенными для облегчения ручного кодирования сборки, и что сложные режимы адресации требуют много циклов для выполнения к требуемым доступам к дополнительной памяти. Утверждалось, что такие функции лучше выполнялись бы последовательностями более простых инструкций, если бы это могло дать реализации, достаточно малые, чтобы оставить место для многих регистров, уменьшив количество медленных обращений к памяти. В этих простых конструкциях большинство инструкций имеют одинаковую длину и аналогичную структуру, арифметические операции ограничены регистрами ЦП и только отдельнымиинструкции загрузки и хранения обращаются к памяти. Эти свойства позволяют лучше, чем раньше, балансировать этапы конвейера , делая конвейеры RISC значительно более эффективными и обеспечивая более высокие тактовые частоты .

Еще один импульс как для RISC, так и для других проектов был получен в результате практических измерений в реальных программах. Эндрю Таненбаум резюмировал многие из них, продемонстрировав, что процессоры часто сразу же становились завышенными. Например, он показал, что 98% всех констант в программе умещаются в 13 битах , однако многие конструкции ЦП выделяют для их хранения 16 или 32 бита. Это говорит о том, что для уменьшения количества обращений к памяти машина фиксированной длины может хранить константы в неиспользуемых битах самого командного слова, чтобы они были немедленно готовы, когда они понадобятся ЦП (во многом аналогично немедленной адресации в обычном дизайне). . Это требовало небольших кодов операций , чтобы оставить место для константы разумного размера в 32-битном командном слове.

Поскольку многие реальные программы тратят большую часть своего времени на выполнение простых операций, некоторые исследователи решили сосредоточиться на выполнении этих операций как можно быстрее. Тактовая частота центрального процессора ограничена по времени, которое требуется , чтобы выполнить медленную суб-операции любой команды; уменьшение времени цикла часто ускоряет выполнение других инструкций. [28] Акцент на «сокращенных командах» привел к тому, что получившуюся машину назвали «компьютером с сокращенным набором команд» (RISC). Цель состояла в том, чтобы сделать инструкции настолько просто , что они могут легко быть конвейерными для того, чтобы достичь одного тактовых пропускной способность в области высоких частот .

Позже было отмечено, что одной из наиболее важных характеристик процессоров RISC было то, что внешняя память была доступна только с помощью инструкции загрузки или сохранения . Все остальные инструкции были ограничены внутренними регистрами. Это упростило многие аспекты конструкции процессора: позволив инструкциям иметь фиксированную длину, упростить конвейеры и изолировать логику для работы с задержкой при завершении доступа к памяти (пропуск кэша и т. Д.) Только для двух инструкций. Это привело к тому, что проекты RISC стали называть архитектурами загрузки / хранения . [29]

Сравнение с другими архитектурами [ править ]

Некоторые процессоры были специально разработаны для очень небольшого набора инструкций, но эти конструкции сильно отличаются от классических схем RISC, поэтому им были даны другие имена, такие как компьютер с минимальным набором инструкций (MISC) или архитектура с запуском транспорта (TTA).

Архитектуры RISC традиционно не имели большого успеха на рынках настольных ПК и обычных серверов, где платформы на базе x86 остаются доминирующей архитектурой процессоров. Однако это может измениться, поскольку процессоры на базе ARM разрабатываются для систем с более высокой производительностью. [30] Производители, включая Cavium , AMD и Qualcomm , выпустили серверные процессоры на базе архитектуры ARM. [31] [32] В 2017 году ARM и Cray стали партнером для создания суперкомпьютера на базе ARM. [33] На рабочем столе Microsoft объявила, что планирует поддерживать версию Windows 10 для ПК на Qualcomm Snapdragon.-на основе в 2017 году в рамках партнерства с Qualcomm. Эти устройства будут поддерживать приложения Windows, скомпилированные для 32-разрядной архитектуры x86 с помощью эмулятора процессора x86, который переводит 32-разрядный код x86 в код ARM64 . [34] [35] Apple объявила о переводе своих настольных и портативных компьютеров Mac с процессоров Intel на SoC собственной разработки на базе ARM64 под названием Apple Silicon ; первые такие компьютеры, использующие процессор Apple M1 , были выпущены в ноябре 2020 года. [36] Mac с Apple Silicon могут запускать двоичные файлы x86-64 с Rosetta 2 , переводчиком x86-64 в ARM64. [37]

Однако за пределами настольных систем архитектура ARM RISC широко используется в смартфонах, планшетах и ​​многих формах встраиваемых устройств. Кроме того, начиная с Pentium Pro (P6), процессоры Intel x86 внутренне транслировали инструкции CISC x86 в одну или несколько RISC-подобных микроопераций , планируя и выполняя микрооперации отдельно. [38]

В то время как ранние проекты RISC значительно отличались от современных проектов CISC, к 2000 году наиболее производительные процессоры в линейке RISC были почти неотличимы от самых эффективных процессоров в линейке CISC. [39] [40] [41]

Использование архитектур RISC [ править ]

Архитектуры RISC сейчас используются на различных платформах, от смартфонов и планшетных компьютеров до некоторых из самых быстрых суперкомпьютеров в мире, таких как Fugaku , самый быстрый в списке TOP500 по состоянию на ноябрь 2020 года , и Summit , Sierra и Sunway TaihuLight , следующие три. в этом списке. [42]

Младшие и мобильные системы [ править ]

К началу 21 века большинство недорогих и мобильных систем полагались на архитектуры RISC. [43] Примеры включают:

  • Архитектура ARM доминирует на рынке маломощных и недорогих встроенных систем (обычно 200–1800 МГц в 2014 г.). Он используется в ряде систем, таких как большинство систем на базе Android , Apple iPhone и iPad , Microsoft Windows Phone (ранее Windows Mobile ), устройства RIM , Nintendo Game Boy Advance , DS , 3DS и Switch , Raspberry Pi и т. Д.
  • IBM «s PowerPC был использован в GameCube , Wii , PlayStation 3 , Xbox 360 и Wii U игровых консолей.
  • Линия MIPS (когда-то использовалась во многих компьютерах SGI ) использовалась в игровых консолях PlayStation , PlayStation 2 , Nintendo 64 , PlayStation Portable и домашних шлюзах, таких как серия Linksys WRT54G .
  • Hitachi «s SuperH , первоначально широко используется в Сега Супер 32X , Saturn и Dreamcast , в настоящее время разработаны и продаются Renesas как SH4 .
  • Atmel AVR используется в различных продуктах, от портативных контроллеров Xbox и платформы микроконтроллеров с открытым исходным кодом Arduino до автомобилей BMW .
  • RISC-V , пятая RISC ISA Berkeley с открытым исходным кодом , с 32- или 64-битными адресными пространствами , небольшим базовым целочисленным набором инструкций и экспериментальной «сжатой» ISA для плотности кода, разработанная для стандартных и специальных расширений.

Настольные и портативные компьютеры [ править ]

  • IBM «s PowerPC архитектура была использована в компании Apple Macintosh компьютеров с 1994 года , когда они начали переход от Motorola 68000 семьи процессоров, к 2005 году , когда они перешли на процессоры Intel x86 . [44]
  • Разработанные Apple процессоры на основе архитектуры ARM будут использоваться в линейке настольных и портативных компьютеров Apple после ее перехода от процессоров Intel; [45] первые такие компьютеры были выпущены в ноябре 2020 года. [36]

Рабочие станции, серверы и суперкомпьютеры [ править ]

  • MIPS от Silicon Graphics (прекратил производство систем на базе MIPS в 2006 году).
  • SPARC от Oracle (ранее Sun Microsystems ) и Fujitsu .
  • IBM «s IBM POWER набор команд архитектура , PowerPC , и мощность ISA была и используется во многих суперкомпьютерах IBM, серверах среднего уровня и рабочих станциях.
  • Hewlett-Packard «s PA-RISC , также известный как HP-PA (прекращено в конце 2008 года).
  • Alpha , используемая в одноплатных компьютерах , рабочих станциях, серверах и суперкомпьютерах от Digital Equipment Corporation , затем Compaq и, наконец, HP (производство прекращено с 2007 года).
  • RISC-V , пятая RISC ISA Berkeley с открытым исходным кодом , с 64- или 128-битными адресными пространствами и целочисленным ядром, расширенным с помощью обработки с плавающей запятой, атомарной и векторной обработкой и предназначенного для расширения с помощью инструкций для работы в сети, ввода-вывода, и обработка данных. 64-битный суперскалярный дизайн «Ракета» доступен для загрузки. Он реализован в процессоре European Processor Initiative .

См. Также [ править ]

  • Режим адресации
  • Классический конвейер RISC
  • Компьютер со сложной системой команд
  • Компьютерная архитектура
  • Архитектура набора команд
  • Микропроцессор
  • Компьютер с минимальным набором команд

Ссылки [ править ]

  1. ^ Березинский, Джон. «RISC - Компьютер с сокращенным набором команд» . Департамент компьютерных наук Университета Северного Иллинойса. Архивировано из оригинального 28 февраля 2017 года.
  2. ^ a b Флинн, Майкл Дж. (1995). Архитектура компьютера: конвейерный и параллельный процессор . С. 54–56. ISBN 0867202041.
  3. ^ Woodruff et al- (2014) Модель возможностей CHERI: пересмотр RISC в эпоху риска Новости компьютерной архитектуры ACM SIGARCH, июнь 2014 г.
  4. ^ "Японский Fugaku получает титул самого быстрого суперкомпьютера в мире" . РИКЕН . Дата обращения 24 июня 2020 .
  5. ^ Доран, Роберт (2005), «Компьютерная архитектура и компьютеры ACE», в Copeland, Jack (ed.), Электронный мозг Алана Тьюринга: борьба за создание ACE, самого быстрого компьютера в мире , Оксфорд: Oxford University Press, ISBN 978-0199609154
  6. ^ Фишер, Джозеф А .; Фарабоски, Паоло; Янг, Клифф (2005). Встроенные вычисления: подход VLIW к архитектуре, компиляторам и инструментам . п. 55 . ISBN 1558607668.
  7. ^ a b Рейли, Эдвин Д. (2003). Основные этапы развития информатики и информационных технологий . С.  50 . ISBN 1-57356-521-0.
  8. ^ Гришман, Ральф (1974). Программирование на языке ассемблера для Control Data 6000 Series и Cyber ​​70 Series . Алгоритмика Press. п. 12. OCLC 425963232 . 
  9. ^ Донгарра, Джек Дж .; и другие. (1987). Численная линейная алгебра на высокопроизводительных компьютерах . С.  6 . ISBN 0-89871-428-1.
  10. ^ Шилц, Юрий; Робич, Борут; Унгерер, Тео (1999). Архитектура процессора: от потока данных до суперскалярной и не только . С.  33 . ISBN 3-540-64798-8.
  11. ^ a b c d e f Финансирование революции: государственная поддержка компьютерных исследований Комитетом по инновациям в вычислениях и коммуникациях 1999 ISBN 0-309-06278-0 стр. 239 
  12. ^ Нурми, Яри (2007). Проектирование процессора: вычисления системы на кристалле для ASIC и FPGA . стр.  40 -43. ISBN 978-1-4020-5529-4.
  13. ^ Хилл, Марк Дональд; Джуппи, Норман Пол ; Сохи, Гуриндар (1999). Чтения по компьютерной архитектуре . С. 252–4. ISBN 1-55860-539-8.
  14. ^ a b c Паттерсон, Округ Колумбия ; Дицель, Д.Р. (1980). «Кейс для компьютера с сокращенным набором команд». Новости компьютерной архитектуры ACM SIGARCH . 8 (6): 25–33. CiteSeerX 10.1.1.68.9623 . DOI : 10.1145 / 641914.641917 . S2CID 12034303 .  
  15. ^ a b c Паттерсон, Дэвид А .; Секин, Карло Х. (1981). RISC I: СБИС с сокращенным набором команд . 8-й ежегодный симпозиум по компьютерной архитектуре. Миннеаполис, Миннесота, США. С. 443–457. DOI : 10.1145 / 285930.285981 .В формате PDF
  16. ^ Sequin, Карло; Паттерсон, Дэвид (июль 1982 г.). Дизайн и реализация RISC I (PDF) . Продвинутый курс по архитектуре СБИС. Бристольский университет. CSD-82-106.
  17. ^ a b c d Чоу, Пол (1989). Микропроцессор MIPS-X RISC . стр. xix – xx. ISBN 0-7923-9045-8.
  18. ^ а б Нурми 2007 , стр. 52–53
  19. ^ Такер, Аллен Б. (2004). Справочник по информатике . стр.  100 -6. ISBN 1-58488-360-X.
  20. ^ Уотерман, Эндрю; Ли, Юнсуп; Паттерсон, Дэвид А .; Асанови, Крсте. «Руководство по набору команд RISC-V, том I: базовый пользовательский уровень ISA, версия 2 (технический отчет EECS-2014-54)» . Калифорнийский университет в Беркли . Проверено 26 декабря 2014 .
  21. ^ Эспонда, Маргарита; Рохас, Рауль (сентябрь 1991 г.). «Раздел 2: путаница вокруг концепции RISC» . Концепция RISC - Обзор внедрений . Freie Universitat Berlin. В-91-12.
  22. ^ [ Стоукс, Джон «Ганнибал». «RISC против CISC: эпоха пост-RISC» . Арстехника .
  23. ^ Borrett, Lloyd (июнь 1991). «RISC против CISC» . Австралийский персональный компьютер .
  24. ^ Джонс, Дуглас В. "Часто задаваемые вопросы DEC PDP-8 Дуга Джонса" . Коллекция PDP-8, факультет компьютерных наук Университета Айовы .
  25. ^ Дандамуди, Шиварама П. (2005). «Глава 3: Принципы RISC». Руководство по RISC-процессорам для программистов и инженеров . Springer. стр.  39 -44. DOI : 10.1007 / 0-387-27446-4_3 . ISBN 978-0-387-21017-9. основная цель заключалась не в уменьшении количества инструкций, а в сложности
  26. ^ Колин Уоллс. «CISC и RISC» . 2016 г.
  27. ^ Джозеф А. Фишер; Паоло Фарабоски; Клифф Янг. «Встроенные вычисления: подход VLIW к архитектуре, компиляторам и инструментам» . 2005. с. 57.
  28. ^ "Микропроцессоры с точки зрения программиста" Эндрю Шульман 1990
  29. ^ Дауд, Кевин; Лукидес, Майкл К. (1993). Высокопроизводительные вычисления . О'Рейли. ISBN 1565920325.
  30. ↑ Винсент, Джеймс (9 марта 2017 г.). «Microsoft представляет новые конструкции серверов ARM, угрожая господству Intel» . Грань . Дата обращения 12 мая 2017 .
  31. ^ Рассел, Джон (31 мая 2016 г.). «Cavium представляет планы ThunderX2 и сообщает о росте популярности ARM» . Провод HPC . Проверено 8 марта 2017 года .
  32. ^ Первый процессор AMD на базе ARM, Opteron A1100, наконец-то здесь , ExtremeTech, 14 января 2016 г. , получено 14 августа 2016 г.
  33. Рианна Фельдман, Майкл (18 января 2017 г.). «Cray доставит суперкомпьютер на базе ARM британскому консорциуму» . Top500.org . Дата обращения 12 мая 2017 .
  34. ^ «Microsoft предлагает настольные приложения Windows для мобильных процессоров ARM» . Грань . Vox Media. 8 декабря 2016 . Проверено 8 декабря 2016 .
  35. ^ "Как эмуляция x86 работает на ARM" . Документы Microsoft . 15 февраля 2018.
  36. ^ a b «Представляем следующее поколение Mac» (пресс-релиз). Apple Inc. 10 ноября 2020 г.
  37. ^ «macOS Big Sur уже здесь» (пресс-релиз). Apple Inc. 12 ноября 2020 г.
  38. ^ Srinivasan, Сундар (2009). «Процессоры Intel x86 - CISC или RISC? Или оба?» .
  39. ^ Картер, Николас П. (2002). Очерк компьютерной архитектуры Шаума . п. 96. ISBN 0-07-136207-X.
  40. ^ Джонс, Дуглас Л. (2000). «Микропроцессоры CISC, RISC и DSP» (PDF) .
  41. ^ Сингх, Амит. «История операционных систем Apple» . Архивировано из оригинала 3 апреля 2020 г. линии между RISC и CISC растет нечетким на протяжении многих лет
  42. ^ «Список 500 лучших: ноябрь 2020 года» . ТОП 500 . Проверено 2 января 2021 года .
  43. ^ Dandamudi 2005 , стр. 121-123
  44. ^ Беннетт, Эми (2005). «Apple переходит с PowerPC на Intel» . Компьютерный мир . Дата обращения 24 августа 2020 .
  45. ^ DeAngelis, Марк (22 июня 2020). «На этой неделе Apple начинает двухлетний переход на ARM» . Engadget . Дата обращения 24 августа 2020 . Apple официально объявила о переходе с процессоров Intel на собственные чипы A-серии на базе ARM в компьютерах Mac.

Внешние ссылки [ править ]

  • «RISC vs. CISC» . RISC-архитектура . Стэндфордский Университет. 2000 г.
  • «Что такое RISC» . RISC-архитектура . Стэндфордский Университет. 2000 г.
  • Савард, Джон Дж. Г. «Не совсем RISC» . Компьютеры .
  • Маши, Джон Р. (5 сентября 2000 г.). «Еще один пост старого сообщения RISC [без изменений с прошлого раза]» . Группа новостей :  comp.arch . Usenet:  [email protected] . N-е повторное размещение CISC против RISC (или что такое RISC на самом деле)