256-битные вычисления

Разрядность архитектуры компьютера
Кусочек
1 4 8 12 16 18 24 26 28 год 30 31 год 32 36 40 45 48 60 64 128 256 512 битовая нарезка
Заявление
8 16 32 64
Двоичная точность с плавающей запятой
16 (× ½) 24 32 (× 1) 40 64 (× 2) 80 128 (× 4) 256 (× 8)
Десятичная точность с плавающей запятой
32 64 128
v т е

В компьютерной архитектуры , 256-битных чисел , адресов памяти , или других данных единиц являются те , которые являются 256 битов (32 октетов ) в ширину. Кроме того, 256-битные архитектуры ЦП и ALU основаны на регистрах , адресных шинах или шинах данных такого размера.

В настоящее время нет основных процессоров общего назначения, предназначенных для работы с 256-битными целыми числами или адресами, хотя некоторые процессоры действительно работают с 256-битными данными. ЦП имеют наборы инструкций SIMD ( расширенные векторные расширения и набор инструкций FMA и т. Д.), Где 256-битные векторные регистры используются для хранения нескольких меньших чисел, таких как восемь 32-битных чисел с плавающей запятой , и одна инструкция может работать со всеми эти значения параллельно. Однако эти процессоры не работают с отдельными числами, длина которых составляет 256 двоичных цифр, только их регистры имеют размер 256 бит. Двоичные цифры находятся вместе в 128-битных коллекциях.

В 256-битном регистре может храниться 2 ²⁵⁶ различных значений. Диапазон целочисленных значений, которые могут храниться в 256 битах, зависит от используемого целочисленного представления .

Максимальное значение 256-битного целого числа без знака - 2 ²⁵⁶ - 1, записанное в десятичной форме как 115,792,089,237,316,195,423,570,985,008,687,907,853,269,984,665,640,564,039,457,584,007,913,129,639,935.

Использует [ редактировать ]

Портативный компьютер с процессором Efficeon

256 бит - это общий размер ключа для симметричных шифров в криптографии , например Advanced Encryption Standard .
Современные чипы GPU перемещают данные по 256-битной шине памяти.
256-битные процессоры могут использоваться для прямой адресации до 2 ²⁵⁶ байт. Уже 2 ¹²⁸ ( 128 бит ) значительно превысит общий объем данных, хранящихся на Земле по состоянию на 2010 год, который оценивается примерно в 1,2 зеттабайта (более 2 ⁷⁰ байт). ^[1]
Процессор Efficeon представлял собой 256-битную конструкцию VLIW второго поколения компании Transmeta, в которой использовался программный механизм для преобразования кода, написанного для процессоров x86 , в собственный набор команд чипа. ^[2]^[3]
Увеличение размера слова может ускорить работу математических библиотек с несколькими точками . Приложения включают криптографию .
Исследователи из Кембриджского университета используют 256-битный указатель возможностей, который включает в себя информацию о возможностях и адресацию, в своей системе возможностей CHERI. ^[4]
Хеш-функция SHA-256 .
Ethereum Виртуальная машина использует 256-битные слова.

История [ править ]

Финансируемая DARPA система Data-Intensive Architecture (DIVA) включала в себя 5-ступенчатый конвейерный 256-битный канал данных с процессором в памяти (PIM) в комплекте с файлом регистров и блоками ALU в процессоре WideWord в 2002 году ^[5]

См. Также [ править ]

Проект Berkeley IRAM
Вычислительная RAM

Ссылки [ править ]

↑ Миллер, Рич (4 мая 2010 г.). «Цифровая Вселенная приближается к Зеттабайту» . Знание центров обработки данных . Архивировано 6 мая 2010 года . Проверено 16 сентября 2010 года .
^ "Transmeta Efficeon TM8300 Processor" (PDF) . Transmeta Corporation . Архивировано 10 февраля 2019 года (PDF) .
↑ Уильямс, Мартин (29 мая 2002 г.). «Transmeta представляет планы по выпуску процессора TM8000» . Мир ПК . Архивировано из оригинального 14 апреля 2010 года.
^ Уотсон, Роберт Н.М .; Нойман, Питер Г .; Вудрафф, Джонатан; Андерсон, Джонатан; Андерсон, Росс ; Дэйв, Нирав; Лори, Бен ; Мур, Саймон В .; Мердок, Стивен Дж .; Паепс, Филипп; Роу, Майкл; Саиди, Хассен (3 марта 2012 г.). «CHERI: исследовательская платформа для деконфляции аппаратной виртуализации и защиты» (PDF) . Неопубликованный рабочий документ RESoLVE'12, 3 марта 2012 г., Лондон, Великобритания . Международная лаборатория компьютерных наук НИИ .
^ Дрейпер, Джеффри; Сондин, Джефф; Чанг У Кан (октябрь 2002 г.). Реализация 256-битного процессора WideWord для микросхемы обработки в памяти (PIM) с интенсивной архитектурой данных (DIVA) (PDF) . Международная конференция по твердотельным схемам . Архивировано (PDF) из оригинала 29 августа 2017 года.

[1] Миллер, Рич (4 мая 2010 г.). «Цифровая Вселенная приближается к Зеттабайту» . Знание центров обработки данных . Архивировано 6 мая 2010 года . Проверено 16 сентября 2010 года .

[2] "Transmeta Efficeon TM8300 Processor" (PDF) . Transmeta Corporation . Архивировано 10 февраля 2019 года (PDF) .

[3] Уильямс, Мартин (29 мая 2002 г.). «Transmeta представляет планы по выпуску процессора TM8000» . Мир ПК . Архивировано из оригинального 14 апреля 2010 года.

[4] Уотсон, Роберт Н.М .; Нойман, Питер Г .; Вудрафф, Джонатан; Андерсон, Джонатан; Андерсон, Росс ; Дэйв, Нирав; Лори, Бен ; Мур, Саймон В .; Мердок, Стивен Дж .; Паепс, Филипп; Роу, Майкл; Саиди, Хассен (3 марта 2012 г.). «CHERI: исследовательская платформа для деконфляции аппаратной виртуализации и защиты» (PDF) . Неопубликованный рабочий документ RESoLVE'12, 3 марта 2012 г., Лондон, Великобритания . Международная лаборатория компьютерных наук НИИ .

[5] Дрейпер, Джеффри; Сондин, Джефф; Чанг У Кан (октябрь 2002 г.). Реализация 256-битного процессора WideWord для микросхемы обработки в памяти (PIM) с интенсивной архитектурой данных (DIVA) (PDF) . Международная конференция по твердотельным схемам . Архивировано (PDF) из оригинала 29 августа 2017 года.