| Разрядность архитектуры компьютера |
|---|
| Немного |
| Заявление |
| Двоичная точность с плавающей запятой |
| Десятичная точность с плавающей запятой |
В вычислениях , А слово является естественной единицей данных , используемых в конкретном процессоре конструкции. Слово - это фрагмент данных фиксированного размера, обрабатываемый как единица набором команд или аппаратным обеспечением процессора. Количество бит в слове (от размера слова , шириной слова или длины слова ) является важной характеристикой любой конструкции конкретного процессора или компьютерной архитектуры .
Размер слова отражается во многих аспектах структуры и работы компьютера; Большинство регистров в процессоре обычно имеют размер слова, и самый большой фрагмент данных, который может быть передан в рабочую память и из нее за одну операцию, является словом во многих (не во всех) архитектурах. Максимально возможный размер адреса , используемый для обозначения места в памяти, обычно представляет собой аппаратное слово (здесь «аппаратное слово» означает полноразмерное естественное слово процессора, в отличие от любого другого используемого определения).
Некоторые из самых ранних компьютеров (а также несколько современных) использовали десятичную систему с двоичным кодом, а не простой двоичный код , обычно имеющий размер слова 10 или 12 десятичных цифр, а некоторые ранние компьютеры с десятичной дробью вообще не имели фиксированной длины слова. Ранние двоичные системы имели тенденцию использовать длину слова, несколько кратную 6-битному, причем 36-битное слово было особенно распространено на мэйнфреймах . Введение ASCII привело к переходу к системам с длиной слова, кратной 8-битной, с 16-битными машинами, которые были популярны в 1970-х годах до перехода на современные процессоры с 32 или 64 битами. [1] Специальные конструкции, напримерпроцессоры цифровых сигналов , могут иметь любую длину слова от 4 до 80 бит. [1]
Размер слова иногда может отличаться от ожидаемого из-за обратной совместимости с более ранними компьютерами. Если несколько совместимых вариантов или семейство процессоров имеют общую архитектуру и набор инструкций, но различаются размером слов, их документация и программное обеспечение могут стать сложными с точки зрения нотации, чтобы учесть разницу (см. Семейства размеров ниже).
Использование слов [ править ]
В зависимости от того, как устроен компьютер, единицы размера слова могут использоваться для:
- Числа с фиксированной точкой
- Держатели для фиксированной точки , обычно целочисленные , числовые значения могут быть доступны в одном или нескольких разных размерах, но один из доступных размеров почти всегда будет подходящим. Другие размеры, если таковые имеются, скорее всего, будут кратны или дроби размера слова. Меньшие размеры обычно используются только для эффективного использования памяти; при загрузке в процессор их значения обычно попадают в более крупный держатель размером с слово.
- Числа с плавающей запятой
- Держатели для числовых значений с плавающей запятой обычно представляют собой либо слово, либо кратное ему слово.
- Адреса
- Держатели адресов памяти должны иметь размер, способный выражать необходимый диапазон значений, но не быть чрезмерно большим, поэтому часто используется размер слова, хотя он также может быть кратным или долей размера слова.
- Регистры
- Регистры процессора разработаны с размером, соответствующим типу данных, которые они хранят, например, целые числа, числа с плавающей запятой или адреса. Многие компьютерные архитектуры используют регистры общего назначения , которые могут хранить данные в нескольких представлениях.
- Перенос памяти и процессора
- Когда процессор считывает из подсистемы памяти в регистр или записывает значение регистра в память, количество передаваемых данных часто является словом. Исторически такое количество битов, которое может быть передано за один цикл, в некоторых средах также называлось катеной (например, Bull GAMMA 60 ). [2] [3] В простых подсистемах памяти слово передается по шине данных памяти , которая обычно имеет ширину слова или полуслова. В подсистемах памяти, которые используют кеши , передача размером с слово - это передача между процессором и первым уровнем кеша; на более низких уровнях иерархии памяти обычно используются более крупные переводы (кратные размеру слова).
- Единица разрешения адреса
- В данной архитектуре последовательные значения адреса обозначают последовательные единицы памяти; эта единица - единица разрешения адреса. В большинстве компьютеров единицей измерения является либо символ (например, байт), либо слово. (Несколько компьютеров использовали битовое разрешение.) Если единицей измерения является слово, то можно получить доступ к большему объему памяти, используя адрес заданного размера за счет дополнительной сложности доступа к отдельным символам. С другой стороны, если единица измерения - байт, то можно адресовать отдельные символы (т. Е. Выбирать во время операции с памятью).
- инструкции
- Машинные инструкции обычно имеют размер слова архитектуры, например, в архитектурах RISC , или кратны размеру "char", который составляет его долю. Это естественный выбор, поскольку инструкции и данные обычно используют одну и ту же подсистему памяти. В гарвардской архитектуре размеры слов инструкций и данных не обязательно должны быть связаны, поскольку инструкции и данные хранятся в разных запоминающих устройствах; например, процессор электронного телефонного коммутатора 1ESS имел 37-битные инструкции и 23-битные слова данных.
Выбор размера слова [ править ]
При проектировании компьютерной архитектуры выбор размера слова имеет большое значение. Существуют конструктивные соображения, которые поощряют определенные размеры группы битов для конкретных целей (например, для адресов), и эти соображения указывают на разные размеры для различных применений. Однако соображения экономии при проектировании настоятельно требуют одного размера или очень небольшого числа размеров, связанных кратными или дробными (частичными) размерами с основным размером. Этот предпочтительный размер становится размером слова архитектуры.
Размер символа был в прошлом ( кодировка символов предварительно изменяемого размера ) одним из факторов, влияющих на единицу разрешения адреса и выбор размера слова. До середины 1960-х символы чаще всего хранились в шести битах; это позволяло использовать не более 64 символов, поэтому алфавит был ограничен прописными буквами. Поскольку во времени и пространстве эффективно иметь размер слова, кратный размеру символа, размеры слова в этот период обычно были кратны 6 битам (в двоичных машинах). Распространенным выбором тогда было 36-битное слово , которое также является хорошим размером для числовых свойств формата с плавающей запятой.
После внедрения дизайна IBM System / 360 , в котором использовались восьмибитные символы и поддерживались строчные буквы, стандартный размер символа (или, точнее, байта ) стал восьмибитным. Размеры слов после этого, естественно, были кратны восьми битам, при этом обычно использовались 16, 32 и 64 бит.
Архитектура переменных слов [ править ]
Ранние конструкции машин включали некоторые, в которых использовалось то, что часто называют переменной длиной слова . В этом типе организации числовой операнд не имеет фиксированной длины, а его конец обнаруживается, когда встречается символ со специальной маркировкой, часто называемой словесной меткой . Такие машины часто использовали десятичные дроби в двоичном коде . К этому классу машин относились IBM 702 , IBM 705 , IBM 7080 , IBM 7010 , UNIVAC 1050 , IBM 1401 и IBM 1620 .
Большинство этих машин работают с одной единицей памяти за раз, и поскольку каждая инструкция или данные имеют длину в несколько единиц, каждая инструкция занимает несколько циклов только для доступа к памяти. Из-за этого эти машины часто довольно медленные. Например, выборка инструкций в IBM 1620 Model I занимает 8 циклов только для чтения 12 цифр инструкции ( Модель II сократила это до 6 циклов или 4 циклов, если инструкции не нужны оба поля адреса). Выполнение инструкции занимало совершенно переменное количество циклов в зависимости от размера операндов.
Пословная и байтовая адресация [ править ]
Модель памяти в архитектуре сильно зависит от размера слова. В частности, в качестве слова часто выбирается разрешение адреса памяти, то есть наименьшая единица, которая может быть обозначена адресом. В этом подходе, слово адресации машины подход, значение адресов , которые различаются по одному обозначают соседние слова памяти. Это естественно для машин, которые почти всегда работают с единицами слова (или нескольких слов), и имеет то преимущество, что позволяет командам использовать поля минимального размера для хранения адресов, что позволяет использовать меньший размер команд или большее разнообразие команд.
Когда обработка байтов должна составлять значительную часть рабочей нагрузки, обычно более выгодно использовать байт , а не слово в качестве единицы разрешения адреса. Значения адресов, которые отличаются на единицу, обозначают соседние байты в памяти. Это позволяет напрямую обращаться к произвольному символу в строке символов. Слово все еще может быть адресовано, но используемый адрес требует на несколько бит больше, чем альтернатива разрешения слов. Размер слова должен быть целым числом, кратным размеру символа в этой организации. Такой подход к адресации использовался в IBM 360 и с тех пор является наиболее распространенным подходом в машинах, разработанных.
В машине с побайтовой ориентацией (с байтовой адресацией ) перемещение одного байта из одного произвольного места в другое обычно:
- ЗАГРУЗИТЬ исходный байт
- СОХРАНИТЬ результат обратно в целевой байт
К отдельным байтам можно получить доступ на машине, ориентированной на слова, одним из двух способов. Байтами можно манипулировать с помощью комбинации операций сдвига и маски в регистрах. Для перемещения одного байта из одного произвольного места в другое может потребоваться эквивалент следующего:
- ЗАГРУЗИТЬ слово, содержащее исходный байт
- СДВИГАЙТЕ исходное слово, чтобы выровнять желаемый байт по правильной позиции в целевом слове
- И исходное слово с маской, чтобы обнулить все, кроме желаемых битов
- ЗАГРУЗИТЬ слово, содержащее целевой байт
- И целевое слово с маской для обнуления целевого байта
- ИЛИ регистры, содержащие исходное и целевое слова, чтобы вставить исходный байт
- СОХРАНИТЬ результат обратно в целевое местоположение
В качестве альтернативы многие машины, ориентированные на слова, реализуют байтовые операции с инструкциями, используя специальные байтовые указатели в регистрах или памяти. Например, байтовый указатель PDP-10 содержал размер байта в битах (позволяющий получить доступ к байтам разного размера), битовую позицию байта в слове и адрес слова данных. Инструкции могут автоматически настраивать указатель на следующий байт, например, при операциях загрузки и депонирования (сохранения).
Полномочия двух [ править ]
Разные объемы памяти используются для хранения значений данных с разной степенью точности. Обычно используемые размеры - это степень, кратная двум единицам разрешения адреса (байтам или словам). Преобразование индекса элемента в массиве в смещение адреса в памяти элемента требует только операции сдвига, а не умножения. В некоторых случаях это отношение также позволяет избежать использования операций деления. В результате большинство современных компьютерных разработок имеют размеры слов (и других размеров операндов), которые в два раза превышают размер байта.
Семейства размеров [ править ]
По мере того, как компьютерные конструкции становились все более сложными, центральная важность одного размера слова для архитектуры уменьшалась. Хотя более мощное оборудование может использовать более широкий диапазон размеров данных, рыночные силы оказывают давление, чтобы поддерживать обратную совместимость при одновременном расширении возможностей процессора. В результате то, что могло быть центральным размером слова в новом дизайне, должно сосуществовать в качестве альтернативного размера исходному размеру слова в обратно совместимом дизайне. Исходный размер слова остается доступным в будущих проектах, формируя основу семейства размеров.
В середине 1970-х годов DEC разработала VAX как 32-битный преемник 16-битного PDP-11 . Они использовали слово для 16-битной величины, в то время как длинное слово относилось к 32-битной величине. Это отличалось от более ранних машин, где естественная единица адресации памяти называлась словом , а величина, равная половине слова, называлась полусловом . В соответствии с этой схемой, квадраслово VAX составляет 64 бита. Они продолжили эту терминологию слова / длинного слова / четверного слова с 64-битной Alpha .
Другим примером является семейство x86 , из которого были выпущены процессоры с тремя разными длинами слов (16-разрядные, позже 32- и 64-разрядные), а слово продолжает обозначать 16-разрядное количество. Поскольку программное обеспечение обычно переносится с одного слова на другое, некоторые API и документация определяют или ссылаются на более старую (и, следовательно, более короткую) длину слова, чем полная длина слова на ЦП, для которого может быть скомпилировано программное обеспечение. Кроме того, аналогично тому, как байты используются для небольших чисел во многих программах, более короткое слово (16 или 32 бита) может использоваться в контекстах, где диапазон более широкого слова не требуется (особенно там, где это может сэкономить значительное пространство стека или кеш пространство памяти). Например, Microsoft Windows APIподдерживает определение языка программирования WORD как 16-битное, несмотря на то, что API может использоваться на 32- или 64-битном процессоре x86, где стандартный размер слова будет 32 или 64 бит соответственно. Структуры данных, содержащие слова разного размера, называют их СЛОВО (16 бит / 2 байта), DWORD (32 бита / 4 байта) и QWORD (64 бит / 8 байтов) соответственно. Аналогичное явление произошло в ассемблере Intel x86. - из-за поддержки различных размеров (и обратной совместимости) в наборе команд некоторые мнемоники инструкций несут идентификаторы "d" или "q", обозначающие "двойной", "четверной" или "двух четверной", которые являются с точки зрения оригинального 16-битного размера слова архитектуры.
Как правило, новые процессоры должны использовать ту же длину слова данных и ширину виртуального адреса, что и старый процессор, чтобы иметь двоичную совместимость с этим старым процессором.
Часто тщательно написанный исходный код - написанный с учетом совместимости исходного кода и переносимости программного обеспечения - может быть перекомпилирован для работы на различных процессорах, даже на тех, которые имеют разную длину слова данных или разную ширину адресов, или и то, и другое.
Таблица размеров слов [ править ]
| ключ: бит: биты , d: десятичные цифры , w : размер слова архитектуры, n : переменный размер | |||||||
|---|---|---|---|---|---|---|---|
| Год | Компьютерная архитектура | Размер слова w | Целочисленные размеры | С плавающей точкой размеры | Размеры инструкции | Единица разрешения адреса | Размер символа |
| 1837 г. | Аналитическая машина Бэббиджа | 50 дн. | ш | - | Для разных функций использовалось пять разных карт, точный размер карт неизвестен. | ш | - |
| 1941 г. | Цузе Z3 | 22 бит | - | ш | 8 бит | ш | - |
| 1942 г. | ABC | 50 бит | ш | - | - | - | - |
| 1944 г. | Гарвард Марк I | 23 дн. | ш | - | 24 бит | - | - |
| 1946 (1948) {1953} | ENIAC (w/Panel #16[4]) {w/Panel #26[5]} | 10 d | w, 2w (w) {w} | — | — (2 d, 4 d, 6 d, 8 d) {2 d, 4 d, 6 d, 8 d} | — — {w} | — |
| 1948 | Manchester Baby | 32 bit | w | — | w | w | — |
| 1951 | UNIVAC I | 12 d | w | — | 1⁄2w | w | 1 d |
| 1952 | IAS machine | 40 bit | w | — | 1⁄2w | w | 5 bit |
| 1952 | Fast Universal Digital Computer M-2 | 34 bit | w? | w | 34 bit = 4-bit opcode plus 3×10 bit address | 10 bit | — |
| 1952 | IBM 701 | 36 bit | 1⁄2w, w | — | 1⁄2w | 1⁄2w, w | 6 bit |
| 1952 | UNIVAC 60 | n d | 1 d, ... 10 d | — | — | — | 2 d, 3 d |
| 1952 | ARRA I | 30 bit | w | — | w | w | 5 bit |
| 1953 | IBM 702 | n d | 0 d, ... 511 d | — | 5 d | d | 1 d |
| 1953 | UNIVAC 120 | n d | 1 d, ... 10 d | — | — | — | 2 d, 3 d |
| 1953 | ARRA II | 30 bit | w | 2w | 1⁄2w | w | 5 bit |
| 1954 (1955) | IBM 650 (w/IBM 653) | 10 d | w | — (w) | w | w | 2 d |
| 1954 | IBM 704 | 36 bit | w | w | w | w | 6 bit |
| 1954 | IBM 705 | n d | 0 d, ... 255 d | — | 5 d | d | 1 d |
| 1954 | IBM NORC | 16 d | w | w, 2w | w | w | — |
| 1956 | IBM 305 | n d | 1 d, ... 100 d | — | 10 d | d | 1 d |
| 1956 | ARMAC | 34 bit | w | w | 1⁄2w | w | 5 bit, 6 bit |
| 1957 | Autonetics Recomp I | 40 bit | w, 79 bit, 8 d, 15 d | — | 1⁄2w | 1⁄2w, w | 5 bit |
| 1958 | UNIVAC II | 12 d | w | — | 1⁄2w | w | 1 d |
| 1958 | SAGE | 32 bit | 1⁄2w | — | w | w | 6 bit |
| 1958 | Autonetics Recomp II | 40 bit | w, 79 bit, 8 d, 15 d | 2w | 1⁄2w | 1⁄2w, w | 5 bit |
| 1958 | Setun | 6 trit (~9.5 bits)[clarification needed] | up to 6 tryte | up to 3 trytes | 4 trit? | ||
| 1958 | Electrologica X1 | 27 bit | w | 2w | w | w | 5 bit, 6 bit |
| 1959 | IBM 1401 | n d | 1 d, ... | — | 1 d, 2 d, 4 d, 5 d, 7 d, 8 d | d | 1 d |
| 1959 (TBD) | IBM 1620 | n d | 2 d, ... | — (4 d, ... 102 d) | 12 d | d | 2 d |
| 1960 | LARC | 12 d | w, 2w | w, 2w | w | w | 2 d |
| 1960 | CDC 1604 | 48 bit | w | w | 1⁄2w | w | 6 bit |
| 1960 | IBM 1410 | n d | 1 d, ... | — | 1 d, 2 d, 6 d, 7 d, 11 d, 12 d | d | 1 d |
| 1960 | IBM 7070 | 10 d | w | w | w | w, d | 2 d |
| 1960 | PDP-1 | 18 bit | w | — | w | w | 6 bit |
| 1960 | Elliott 803 | 39 bit | |||||
| 1961 | IBM 7030 (Stretch) | 64 bit | 1 bit, ... 64 bit, 1 d, ... 16 d | w | 1⁄2w, w | b, 1⁄2w, w | 1 bit, ... 8 bit |
| 1961 | IBM 7080 | n d | 0 d, ... 255 d | — | 5 d | d | 1 d |
| 1962 | GE-6xx | 36 bit | w, 2 w | w, 2 w, 80 bit | w | w | 6 bit, 9 bit |
| 1962 | UNIVAC III | 25 bit | w, 2w, 3w, 4w, 6 d, 12 d | — | w | w | 6 bit |
| 1962 | Autonetics D-17B Minuteman I Guidance Computer | 27 bit | 11 bit, 24 bit | — | 24 bit | w | — |
| 1962 | UNIVAC 1107 | 36 bit | 1⁄6w, 1⁄3w, 1⁄2w, w | w | w | w | 6 bit |
| 1962 | IBM 7010 | n d | 1 d, ... | — | 1 d, 2 d, 6 d, 7 d, 11 d, 12 d | d | 1 d |
| 1962 | IBM 7094 | 36 bit | w | w, 2w | w | w | 6 bit |
| 1962 | SDS 9 Series | 24 bit | w | 2w | w | w | |
| 1963 (1966) | Apollo Guidance Computer | 15 bit | w | — | w, 2w | w | — |
| 1963 | Saturn Launch Vehicle Digital Computer | 26 bit | w | — | 13 bit | w | — |
| 1964/1966 | PDP-6/PDP-10 | 36 bit | w | w, 2 w | w | w | 6 bit, 9 bit (typical) |
| 1964 | Titan | 48 bit | w | w | w | w | w |
| 1964 | CDC 6600 | 60 bit | w | w | 1⁄4w, 1⁄2w | w | 6 bit |
| 1964 | Autonetics D-37C Minuteman II Guidance Computer | 27 bit | 11 bit, 24 bit | — | 24 bit | w | 4 bit, 5 bit |
| 1965 | Gemini Guidance Computer | 39 bit | 26 bit | — | 13 bit | 13 bit, 26 | —bit |
| 1965 | IBM 360 | 32 bit | 1⁄2w, w, 1 d, ... 16 d | w, 2w | 1⁄2w, w, 11⁄2w | 8 bit | 8 bit |
| 1965 | UNIVAC 1108 | 36 bit | 1⁄6w, 1⁄4w, 1⁄3w, 1⁄2w, w, 2w | w, 2w | w | w | 6 bit, 9 bit |
| 1965 | PDP-8 | 12 bit | w | — | w | w | 8 bit |
| 1965 | Electrologica X8 | 27 bit | w | 2w | w | w | 6 bit, 7 bit |
| 1966 | SDS Sigma 7 | 32 bit | 1⁄2w, w | w, 2w | w | 8 bit | 8 bit |
| 1969 | Four-Phase Systems AL1 | 8 bit | w | — | ? | ? | ? |
| 1970 | MP944 | 20 bit | w | — | ? | ? | ? |
| 1970 | PDP-11 | 16 bit | w | 2w, 4w | w, 2w, 3w | 8 bit | 8 bit |
| 1971 | TMS1802NC | 4 bit | w | — | ? | ? | — |
| 1971 | Intel 4004 | 4 bit | w, d | — | 2w, 4w | w | — |
| 1972 | Intel 8008 | 8 bit | w, 2 d | — | w, 2w, 3w | w | 8 bit |
| 1972 | Calcomp 900 | 9 bit | w | — | w, 2w | w | 8 bit |
| 1974 | Intel 8080 | 8 bit | w, 2w, 2 d | — | w, 2w, 3w | w | 8 bit |
| 1975 | ILLIAC IV | 64 bit | w | w, 1⁄2w | w | w | — |
| 1975 | Motorola 6800 | 8 bit | w, 2 d | — | w, 2w, 3w | w | 8 bit |
| 1975 | MOS Tech. 6501 MOS Tech. 6502 | 8 bit | w, 2 d | — | w, 2w, 3w | w | 8 bit |
| 1976 | Cray-1 | 64 bit | 24 bit, w | w | 1⁄4w, 1⁄2w | w | 8 bit |
| 1976 | Zilog Z80 | 8 bit | w, 2w, 2 d | — | w, 2w, 3w, 4w, 5w | w | 8 bit |
| 1978 (1980) | 16-bit x86 (Intel 8086) (w/floating point: Intel 8087) | 16 bit | 1⁄2w, w, 2 d | — (2w, 4w, 5w, 17 d) | 1⁄2w, w, ... 7w | 8 bit | 8 bit |
| 1978 | VAX | 32 bit | 1⁄4w, 1⁄2w, w, 1 d, ... 31 d, 1 bit, ... 32 bit | w, 2w | 1⁄4w, ... 141⁄4w | 8 bit | 8 bit |
| 1979 (1984) | Motorola 68000 series (w/floating point) | 32 bit | 1⁄4w, 1⁄2w, w, 2 d | — (w, 2w, 21⁄2w) | 1⁄2w, w, ... 71⁄2w | 8 bit | 8 bit |
| 1985 | IA-32 (Intel 80386) (w/floating point) | 32 bit | 1⁄4w, 1⁄2w, w | — (w, 2w, 80 bit) | 8 bit, ... 120 bit 1⁄4w ... 33⁄4w | 8 bit | 8 bit |
| 1985 | ARMv1 | 32 bit | 1⁄4w, w | — | w | 8 bit | 8 bit |
| 1985 | MIPS | 32 bit | 1⁄4w, 1⁄2w, w | w, 2w | w | 8 bit | 8 bit |
| 1991 | Cray C90 | 64 bit | 32 bit, w | w | 1⁄4w, 1⁄2w, 48 bit | w | 8 bit |
| 1992 | Alpha | 64 bit | 8 bit, 1⁄4w, 1⁄2w, w | 1⁄2w, w | 1⁄2w | 8 bit | 8 bit |
| 1992 | PowerPC | 32 bit | 1⁄4w, 1⁄2w, w | w, 2w | w | 8 bit | 8 bit |
| 1996 | ARMv4 (w/Thumb) | 32 bit | 1⁄4w, 1⁄2w, w | — | w (1⁄2w, w) | 8 bit | 8 bit |
| 2000 | IBM z/Architecture (w/vector facility) | 64 bit | 1⁄4w, 1⁄2w, w 1 d, ... 31 d | 1⁄2w, w, 2w | 1⁄4w, 1⁄2w, 3⁄4w | 8 bit | 8 bit, [[UTF-16[[, UTF-32 |
| 2001 | IA-64 | 64 bit | 8 bit, 1⁄4w, 1⁄2w, w | 1⁄2w, w | 41 bit | 8 bit | 8 bit |
| 2001 | ARMv6 (w/VFP) | 32 bit | 8 bit, 1⁄2w, w | — (w, 2w) | 1⁄2w, w | 8 bit | 8 bit |
| 2003 | x86-64 | 64 bit | 8 bit, 1⁄4w, 1⁄2w, w | 1⁄2w, w, 80 bit | 8 bit, ... 120 bit | 8 bit | 8 bit |
| 2013 | ARMv8-A and ARMv9-A | 64 bit | 8 bit, 1⁄4w, 1⁄2w, w | 1⁄2w, w | 1⁄2w | 8 bit | 8 bit |
| Year | Computer architecture | Word size w | Integer sizes | Floatingpoint sizes | Instruction sizes | Unit of address resolution | Char size |
| key: bit: bits, d: decimal digits, w: word size of architecture, n: variable size | |||||||
[6][7]
See also[edit]
- Integer (computer science)
References[edit]
- ^ a b Beebe, Nelson H. F. (2017-08-22). "Chapter I. Integer arithmetic". The Mathematical-Function Computation Handbook - Programming Using the MathCW Portable Software Library (1 ed.). Salt Lake City, UT, USA: Springer International Publishing AG. p. 970. doi:10.1007/978-3-319-64110-2. ISBN 978-3-319-64109-6. LCCN 2017947446. S2CID 30244721.
- ^ Dreyfus, Phillippe (1958-05-08) [1958-05-06]. Written at Los Angeles, California, USA. System design of the Gamma 60 (PDF). Western Joint Computer Conference: Contrasts in Computers. ACM, New York, NY, USA. pp. 130–133. IRE-ACM-AIEE '58 (Western). Archived (PDF) from the original on 2017-04-03. Retrieved 2017-04-03.
[...] Internal data code is used: Quantitative (numerical) data are coded in a 4-bit decimal code; qualitative (alpha-numerical) data are coded in a 6-bit alphanumerical code. The internal instruction code means that the instructions are coded in straight binary code.
As to the internal information length, the information quantum is called a "catena," and it is composed of 24 bits representing either 6 decimal digits, or 4 alphanumerical characters. This quantum must contain a multiple of 4 and 6 bits to represent a whole number of decimal or alphanumeric characters. Twenty-four bits was found to be a good compromise between the minimum 12 bits, which would lead to a too-low transfer flow from a parallel readout core memory, and 36 bits or more, which was judged as too large an information quantum. The catena is to be considered as the equivalent of a character in variable word length machines, but it cannot be called so, as it may contain several characters. It is transferred in series to and from the main memory.
Not wanting to call a "quantum" a word, or a set of characters a letter, (a word is a word, and a quantum is something else), a new word was made, and it was called a "catena." It is an English word and exists in Webster's although it does not in French. Webster's definition of the word catena is, "a connected series;" therefore, a 24-bit information item. The word catena will be used hereafter.
The internal code, therefore, has been defined. Now what are the external data codes? These depend primarily upon the information handling device involved. The Gamma 60 is designed to handle information relevant to any binary coded structure. Thus an 80-column punched card is considered as a 960-bit information item; 12 rows multiplied by 80 columns equals 960 possible punches; is stored as an exact image in 960 magnetic cores of the main memory with 2 card columns occupying one catena. [...] - ^ Blaauw, Gerrit Anne; Brooks, Jr., Frederick Phillips; Buchholz, Werner (1962). "4: Natural Data Units" (PDF). In Buchholz, Werner (ed.). Planning a Computer System – Project Stretch. McGraw-Hill Book Company, Inc. / The Maple Press Company, York, PA. pp. 39–40. LCCN 61-10466. Archived (PDF) from the original on 2017-04-03. Retrieved 2017-04-03.
[...] Terms used here to describe the structure imposed by the machine design, in addition to bit, are listed below.
Byte denotes a group of bits used to encode a character, or the number of bits transmitted in parallel to and from input-output units. A term other than character is used here because a given character may be represented in different applications by more than one code, and different codes may use different numbers of bits (i.e., different byte sizes). In input-output transmission the grouping of bits may be completely arbitrary and have no relation to actual characters. (The term is coined from bite, but respelled to avoid accidental mutation to bit.)
A word consists of the number of data bits transmitted in parallel from or to memory in one memory cycle. Word size is thus defined as a structural property of the memory. (The term catena was coined for this purpose by the designers of the Bull GAMMA 60 computer.)
Block refers to the number of words transmitted to or from an input-output unit in response to a single input-output instruction. Block size is a structural property of an input-output unit; it may have been fixed by the design or left to be varied by the program. [...] - ^ Clippinger, Richard F. (1948-09-29). "A Logical Coding System Applied to the ENIAC (Electronic Numerical Integrator and Computer)". Aberdeen Proving Ground, Maryland, US: Ballistic Research Laboratories. Report No. 673; Project No. TB3-0007 of the Research and Development Division, Ordnance Department. Retrieved 2017-04-05.
- ^ Clippinger, Richard F. (1948-09-29). "A Logical Coding System Applied to the ENIAC". Aberdeen Proving Ground, Maryland, US: Ballistic Research Laboratories. Section VIII: Modified ENIAC. Retrieved 2017-04-05.
- ^ Blaauw, Gerrit Anne; Brooks, Jr., Frederick Phillips (1997). Computer Architecture: Concepts and Evolution (1 ed.). Addison-Wesley. ISBN 0-201-10557-8. (1213 pages) (NB. This is a single-volume edition. This work was also available in a two-volume version.)
- ^ Ralston, Anthony; Reilly, Edwin D. (1993). Encyclopedia of Computer Science (3rd ed.). Van Nostrand Reinhold. ISBN 0-442-27679-6.
