Из Википедии, бесплатной энциклопедии
Перейти к навигации Перейти к поиску
Эта статья о технике построения процессора . Для битовой нарезки как разделения битовой плоскости, используемой в компьютерной графике и обработке изображений, см. Битовую плоскость .
Разрядность архитектуры компьютера
Немного
Заявление
Двоичная точность с плавающей запятой
  • 16 (× ½)
  • 24
  • 32 (× 1)
  • 40
  • 64 (× 2)
  • 80
  • 128 (× 4)
  • 256 (× 8)
Десятичная точность с плавающей запятой
  • 32
  • 64
  • 128
  • v
  • т
  • е

Нарезка битов - это метод построения процессора из модулей процессоров меньшей разрядности с целью увеличения длины слова; по идее сделать произвольный n-битный CPU. Каждый из этих компонентных модулей обрабатывает одно битовое поле или «срез» операнда . В этом случае сгруппированные компоненты обработки будут иметь возможность обрабатывать выбранную полную длину слова для конкретного проекта программного обеспечения.

Нарезка битов более или менее вымерла из-за появления микропроцессора . В последнее время он используется в АЛУ для квантовых компьютеров , и был использован в качестве метода программного обеспечения (например , в x86 процессорах, для криптографии . [1] )

Подробности работы [ править ]

Процессоры с битовыми срезами обычно включают в себя арифметико-логический блок (ALU) на 1 , 2 , 4 , 8 или 16  бит и линии управления (включая сигналы переноса или переполнения, которые являются внутренними для процессора в конструкциях ЦП без разбиения по битам ).

Например, два 4-битных чипа ALU могут быть расположены бок о бок, с линиями управления между ними, чтобы сформировать 8-битный ALU (результат не обязательно должен быть степенью двойки, например, три 1-битных могут образовать 3-битный ALU , [2] таким образом, 3-битный (или n-битный) ЦП, в то время как 3-битный или любой ЦП с более высоким нечетным числом битов не производился и не продавался в больших количествах). Четыре 4-битных чипа ALU можно использовать для создания 16-битного ALU. Для построения 32-битного слова ALU потребуется восемь микросхем. Дизайнер может добавить столько фрагментов, сколько потребуется, чтобы управлять большей длиной слова.

Микросеквенатор или управление ПЗУ будет использоваться для выполнения логики , чтобы предоставлять данные и управляющие сигналы для регулирования функции компоненты АЛУ.

Известные бит-срезовые микропроцессоры:

  • 2-битный фрагмент:
    • Семейство Intel 3000 (1974 г.), например Intel 3002 с Intel 3001, вторичные источники Signetics и Intersil [3]
    • Семейство Signetics 8X02 (1977) [4]
  • 4-битный срез:
    • Национальное семейство IMP, состоящее в основном из IMP-00A / 520 RALU (также известного как MM5750) и различных микрокодов ПЗУ с маскировкой и управляющих микросхем (CROM, также известных как MM5751)
      • Национальный GPC / P / IMP-4 (1973) [5], второй источник - Rockwell
      • National IMP-8 , 8-битный процессор на базе набора микросхем IMP, использующий два чипа RALU и один чип CROM
      • National IMP-16 , 16-битный процессор на базе набора микросхем IMP, например, четыре микросхемы RALU с каждой микросхемой IMP16A / 521D и IMP16A / 522D CROM (дополнительные дополнительные микросхемы CROM могут обеспечивать дополнительный набор команд)
    • Семейство AMD Am2900 (1975), например AM2901, AM2901A, [6] AM2903 [6]
    • Семейство Monolithic Memories 5700/6700 (1974) [7] [8] [9] [10] например, MMI 5701 / MMI 6701, второй источник - ITT Semiconductors
    • Texas Instruments SBP0400 (1975) и SBP0401, каскадирование до 16 бит
    • Texas Instruments SN74181 (1970)
    • Texas Instruments SN74S281 с SN74S282
    • Texas Instruments SN74S481 с SN74S482 (1976) [11]
    • Fairchild 33705 [6]
    • Fairchild 9400 (МАКРОЛОГИЧЕСКИЙ), 4700
    • Семейство Motorola M10800 (1979), [12] например MC10800 [6]
  • 8-битный срез:
    • Четырехфазные системы AL1
    • Техасские инструменты SN54AS888 / SN74AS888
    • Fairchild 100K [6]
    • ZMD U830C  [ de ] (1978/1981), каскадирование до 32 бит
  • 16-битный срез:
    • AMD Am29100 семьи
    • Synopsys 49C402

Историческая необходимость [ править ]

Битовое нарезание, хотя в то время это не называлось, также использовалось в компьютерах до крупномасштабных интегральных схем (LSI, предшественник сегодняшних VLSI , или очень крупномасштабные интегральные схемы). Первой машиной для нарезки битов был EDSAC 2 , построенный в математической лаборатории Кембриджского университета в 1956–1958 годах. [ необходима цитата ]

До середины 1970-х и конца 1980-х годов велись споры о том, какая ширина шины необходима в данной компьютерной системе, чтобы она работала. Технология и детали кремниевых чипов были намного дороже, чем сегодня. Было замечено использование нескольких, более простых и, следовательно, менее дорогих ALU [ кем? ] как способ рентабельного увеличения вычислительной мощности. В то время как микропроцессоры с 32-битной архитектурой обсуждались, [ кем? ] мало кто из них находился в производстве. [ необходима цитата ]

В UNIVAC 1100 мэйнфреймы серии (один из старейших серий, происходящие в 1950 - х) имеют 36-разрядную архитектуру и 1100/60 введен в 1979 году , используемую девять Motorola MC10800 4-битное АЛУ [12] чипы реализовать необходимую ширину слова в то время с использованием современных интегральных схем. [13]

В то время 16-разрядные процессоры были обычным явлением, но были дорогими, а 8-разрядные процессоры, такие как Z80 , широко использовались на зарождающемся рынке домашних компьютеров.

Комбинирование компонентов для производства побитовых продуктов позволило инженерам и студентам создавать более мощные и сложные компьютеры по более разумной цене, используя готовые компоненты, которые можно было настраивать по индивидуальному заказу. Сложности создания новой компьютерной архитектуры были значительно уменьшены, когда детали ALU были уже определены (и отлажены ).

Главное преимущество в том , что немного нарезка сделала это экономически возможно в меньших процессорах использовать биполярные транзисторы , [ править ] , который переключаться гораздо быстрее , чем NMOS или КМОП - транзисторов. [ необходима цитата ] Это позволило значительно повысить тактовую частоту там, где требовалась скорость; например, функции DSP или матричное преобразование , или, как в Xerox Alto , сочетание гибкости и скорости до того, как дискретные процессоры смогли это реализовать.

Современное использование [ править ]

Использование программного обеспечения на небитовом аппаратном обеспечении [ править ]

В более позднее время термин «битовое нарезание» был переформулирован Мэтью Кваном [14] для обозначения метода использования ЦП общего назначения для реализации нескольких параллельных простых виртуальных машин с использованием общих логических инструкций для выполнения одной инструкции и нескольких данных (SIMD). операции. Этот метод также известен как SIMD в регистре (SWAR).

Это было первоначально по отношению к 1997 бумаге Биха в быстрой реализацию нового DES в программном обеспечении , [15] , которая достигла значительных успехов в выполнении DES с помощью этого метода.

Битовые квантовые компьютеры [ править ]

Для упрощения структуры схемы и снижения стоимости оборудования квантовых компьютеров (предлагается использовать набор инструкций MIPS32 ) сверхпроводящий 4-разрядный арифметико-логический блок (ALU) с частотой 50 ГГц для 32-разрядных быстрых одноквантовых квантовых микропроцессоров. был продемонстрирован ". [16]

См. Также [ править ]

  • Бит-последовательная архитектура

Ссылки [ править ]

  1. ^ Benadjila, Ryad; Го, Цзянь; Ломне, Виктор; Пейрин, Томас (2014-03-21) [2013-07-15]. «Реализация облегченных блочных шифров на архитектурах x86» . Архив криптологии . Отчет 2013/445. Архивировано 17 августа 2017 года . Проверено 28 декабря 2019 .
  2. ^ «Как создать 1-битный АЛУ» . www.cs.umd.edu . Архивировано из оригинала на 2017-05-08. […] Вот как бы вы поместили три 1-битных ALU для создания 3-битного ALU […]
  3. ^ "3002 - Музей Хижины ЦП" . cpushack.com . Проверено 5 ноября 2017 .
  4. ^ «Технологическое лидерство - биполярный микропроцессор» (PDF) . Печатки . S2.95. Архивировано из оригинального (PDF) 12 февраля 2011 года . Проверено 21 мая 2017 .
  5. ^ "IMP-4 - National Semiconductor" . en.wikichop.org . Проверено 5 ноября 2017 .
  6. ^ a b c d e Клар, Райнер (1989) [1988-10-01]. «5.2 Der Mikroprozessor, ein Universal-Rechenautomat». Digitale Rechenautomaten - Eine Einführung in die Struktur von Computerhardware [ Цифровые компьютеры - Введение в структуру компьютерного оборудования ]. Sammlung Göschen (на немецком языке). 2050 г. (4-е переработанное изд.). Берлин, Германия: Walter de Gruyter & Co., стр. 198. ISBN 3-11011700-2. (320 страниц)
  7. ^ "6701 - Музей Хижины ЦП" . cpushack.com . Проверено 5 ноября 2017 .
  8. ^ "5700/6700 - Монолитные воспоминания" . en.wikichip.org . Проверено 5 ноября 2017 .
  9. ^ "Файл: MMI 5701-6701 MCU (август 1974 г.) .pdf" (PDF) . en.wikichip.org . Проверено 5 ноября 2017 .
  10. ^ «Архивная копия» (PDF) . Архивировано из оригинального (PDF) 11 февраля 2011 года . Проверено 21 мая 2017 . CS1 maint: заархивированная копия как заголовок ( ссылка )
  11. ^ "SN74S481" . Музей CPU Shack . Проверено 5 ноября 2017 .
  12. ^ a b Мюллер, Дитер (2012). «MC10800» . 6502.org . Архивировано 18 июля 2018 года . Проверено 5 ноября 2017 .
  13. ^ "Компьютеры Sperry Univac 1100/60 System" (PDF) . Делран, Нью-Джерси, США: Datapro Research Corporation. Январь 1983 г. 70C-877-12. Архивировано из оригинального (PDF) на 2016-06-11 . Проверено 28 января 2016 .
  14. ^ "Bitslice DES" . darkside.com.au . Проверено 5 ноября 2017 .
  15. ^ Бихам, Эли (1997). «Быстрая реализация нового DES в программном обеспечении» . cs.technion.ac.il . Проверено 5 ноября 2017 .
  16. ^ Тан, Гуан-Мин; Таката, Кенсуке; Танака, Масамицу; Фудзимаки, Акира; Такаги, Кадзуёси; Такаги, Наофуми (январь 2016 г.) [2015-12-09]. «4-битный бит-срез арифметико-логический блок для 32-битных микропроцессоров RSFQ». Транзакции IEEE по прикладной сверхпроводимости . 26 (1): 2507125. Bibcode : 2016ITAS ... 2607125T . DOI : 10,1109 / TASC.2015.2507125 . 1300106. […] Был продемонстрирован 4-битный арифметико-логический блок (ALU) для 32-битных быстрых одноквантовых микропроцессоров. Предлагаемый ALU охватывает все операции ALU для набора инструкций MIPS32. […] Он состоит из 3481 джозефсоновского перехода площадью 3,09 × 1,66 мм 2.. Он достиг целевой частоты 50 ГГц и задержки 524 пс для 32-разрядной операции при расчетном напряжении смещения постоянного тока 2,5 мВ […] Еще один 8-разрядный параллельный ALU был разработан и изготовлен с целевой частотой обработки 30 ГГц […] Для достижения сопоставимой производительности с параллельными микропроцессорами КМОП, работающими на частоте 2–3 ГГц, обработка 4-битных срезов должна выполняться с тактовой частотой в несколько десятков гигагерц. Несколько последовательных арифметических схем были успешно продемонстрированы с высокоскоростными тактовыми частотами выше 50 ГГц […]

Внешние ссылки [ править ]

  • «Раскрученный: время ЧАЙ, нарезанное кусочками» . Архивировано из оригинала на 2013-10-21. - учебник по разбиению на части, представляющий педагогическую реализацию алгоритма Tiny Encryption Algorithm (TEA), блочного шифра.