В приложениях цифровой логики архитектуры с последовательной последовательностью данных отправляют данные по одному биту по одному проводу, в отличие от архитектур с параллельным двоичным словом , в которых значения данных отправляются всеми битами или словом сразу по группе проводов.
Все цифровые компьютеры, построенные до 1951 года, и большинство ранних машин с массивной параллельной обработкой использовали архитектуру последовательной передачи данных - они были компьютерами с последовательным интерфейсом .
Последовательные битовые архитектуры были разработаны для цифровой обработки сигналов в 1960–1980-х годах, включая эффективные структуры для последовательного умножения и накопления. [1]
Часто N последовательных процессоров занимают меньше площади FPGA и имеют более высокую общую производительность, чем один N-битный параллельный процессор. [2]
Смотрите также
Рекомендации
- ^ Denyer, Питер Б .; Реншоу, Дэвид (1985). Обработка сигналов СБИС: последовательный битовый подход . Серия систем СБИС. Эддисон-Уэсли . ISBN 978-0-201-13306-6.
- ^ Раймонд Дж. Андрака. «Создание высокопроизводительного последовательного процессора битов в ПЛИС» .
Внешние ссылки
- Применение технологии FPGA для ускорения метода конечных разностей во временной области (FDTD)
- BIT-последовательные FIR-фильтры с коэффициентами CSD для ПЛИС