Из Википедии, бесплатной энциклопедии
Перейти к навигации Перейти к поиску
Затвор nMOS NAND с истощающей нагрузкой

В интегральных схемах , истощение нагрузки NMOS является формой цифровой логики семьи , которая использует только один источник питания, в отличие от более ранних NMOS (п-типа металл-оксид - полупроводник ) логических элементов, которые необходимо более одного различного напряжения источника питания. Хотя производство этих интегральных схем требовало дополнительных этапов обработки, улучшенная скорость переключения и устранение дополнительного источника питания сделали это семейство логических схем предпочтительным выбором для многих микропроцессоров и других логических элементов.

Некоторые проекты nMOS с истощающей нагрузкой все еще производятся, как правило, параллельно с более новыми аналогами CMOS ; одним из примеров является Z84015 [1] и Z84C15. [2]

МОП - транзисторы n-типа в режиме истощения, используемые в качестве нагрузочных транзисторов, допускают работу с одним напряжением и достигают большей скорости, чем это возможно при использовании только устройств с увеличивающей нагрузкой. Частично это связано с тем, что полевые МОП-транзисторы в режиме истощения могут быть лучшим приближением источника тока, чем более простой транзистор в режиме улучшения, особенно когда нет дополнительного напряжения (одна из причин, по которым первые микросхемы pMOS и nMOS требовали нескольких напряжений).

Включение n-МОП транзисторов с режимом истощения в производственный процесс потребовало дополнительных этапов производства по сравнению с более простыми схемами с расширенной нагрузкой; это связано с тем, что устройства с истощающей нагрузкой формируются путем увеличения количества легирующей примеси в области канала нагрузочных транзисторов, чтобы регулировать их пороговое напряжение . Обычно это выполняется с помощью ионной имплантации .

История и предыстория [ править ]

См. Также: логика NMOS § История

После изобретения полевого МОП - транзистора с помощью Mohamed Atalla и Давон Канг в Bell Labs в 1959 году, они продемонстрировали технологию полевого МОП - транзистора в 1960. [3] Они изготовлены как PMOS и NMOS устройств с 20  процесса мкм . Однако устройства nMOS были непрактичными, и только тип pMOS был практическими рабочими устройствами. [4]

В 1965 году Чих-Танг Сах , Отто Лейстико и А.С. Гроув из Fairchild Semiconductor изготовили несколько устройств NMOS с длиной канала от 8  до 65  мкм. [5] Дейл Л. Кричлоу и Роберт Х. Деннард из IBM также производили устройства NMOS в 1960-х годах. Первым продуктом IBM NMOS был чип памяти с объемом данных 1 Кбайт и временем доступа 50–100 нс , который начал массовое производство в начале 1970-х годов. Это привело к MOS полупроводниковой памяти замены ранее биполярное и феррит-память на магнитных сердечниках  технологии в 1970-е годы. [6]

Кремниевые ворота [ править ]

В конце 1960-х годов транзисторы с биполярным переходом были быстрее, чем использовавшиеся тогда (p-канальные) МОП-транзисторы, и были более надежными, но они также потребляли гораздо больше энергии , занимали большую площадь и требовали более сложного производственного процесса. МОП-микросхемы считались интересными, но неадекватными для замены быстрых биполярных схем на каких-либо нишевых рынках , таких как приложения с низким энергопотреблением. Одной из причин низкой скорости, что МОП - транзисторы были ворота , изготовленные из алюминия , что привело к значительным паразитным емкостям с использованием производственных процессов того времени. Внедрение транзисторов с затворами из поликристаллического кремния.(которая стала де - факто стандартом с середины 1970-х до начала 2000 - х) был важным первым шагом для того , чтобы уменьшить эту фору. Этот новый самонастраивающийся транзистор с кремниевым затвором был представлен Федерико Фаггин в Fairchild Semiconductor в начале 1968 года; это была доработка (и первая рабочая реализация) идей и работы Джона С. Сараса, Тома Кляйна и Роберта Бауэра (около 1966–67) для транзистора с более низкими паразитными емкостями, который мог быть изготовлен как часть ИС. (и не только как дискретный компонент). Этот новый тип pMOS-транзистора был в 3-5 раз быстрее (на ватт), чем pMOS-транзистор с алюминиевым затвором, и он требовал меньшей площади, имел гораздо меньшую утечку и более высокую надежность. В том же году Фаггин также построил первую ИС, использующую новый тип транзистора, Fairchild 3708 (8-битный аналоговый мультиплексор с декодером ), которая продемонстрировала значительно улучшенные характеристики по сравнению с аналогом с металлическим затвором. Менее чем за 10 лет МОП-транзистор с кремниевым затвором заменил биполярные схемы в качестве основного средства создания сложных цифровых ИС.

nMOS и обратное смещение [ править ]

Есть пара недостатков, связанных с pMOS: электронные дырки, которые являются носителями заряда (тока) в pMOS-транзисторах, имеют более низкую подвижность, чем электроны, которые являются носителями заряда в nMOS-транзисторах (соотношение примерно 2,5), кроме того, pMOS-схемы делают это. нелегко взаимодействовать с низковольтной положительной логикой, такой как DTL-логика и TTL-логика (серия 7400). Тем не менее, pMOS-транзисторы относительно легко изготовить, и поэтому они были разработаны первыми - ионное загрязнение оксида затвора из-за травящих химикатов и других источников может очень легко предотвратить отключение ( электронных ) nMOS-транзисторов, в то время как эффект в ( электронном дырана основе) pMOS транзисторы гораздо менее серьезны. Поэтому изготовление nMOS-транзисторов должно быть во много раз чище, чем биполярная обработка, чтобы производить рабочие устройства.

Ранняя работа над технологией интегральных схем (ИС) nMOS была представлена ​​в кратком докладе IBM на ISSCC в 1969 году. Затем Hewlett-Packard приступила к разработке технологии nMOS IC, чтобы обеспечить многообещающую скорость и простоту интерфейса для своего бизнеса калькуляторов . [7] Том Хасвелл из HP в конечном итоге решил многие проблемы, используя более чистое сырье (особенно алюминий для межсоединений) и добавляя напряжение смещения, чтобы сделать порог затвора достаточно большим; это обратное смещение оставалось де-факто стандартным решением (в основном) натриязагрязнения в воротах до развития ионной имплантации (см. ниже). Уже к 1970 году HP производила достаточно хороших микросхем nMOS и достаточно охарактеризовала их, чтобы Дэйв Мейтленд смог написать статью о nMOS в декабрьском выпуске журнала Electronics за 1970 год. Однако nMOS оставалась редкостью в остальной полупроводниковой промышленности до 1973 г. [8]

Готовый к производству процесс nMOS позволил HP разработать первую в отрасли 4-кбитную ПЗУ для ИС . В конечном итоге Motorola стала вторым поставщиком этих продуктов и благодаря Hewlett-Packard стала одним из первых коммерческих поставщиков полупроводников, освоивших процесс nMOS. Некоторое время спустя компания- стартап Intel анонсировала 1-кбитную pMOS DRAM под названием 1102 , разработанную как специальный продукт для Honeywell (попытка заменить память на магнитных сердечниках в их мэйнфреймах ). Инженеры-калькуляторы HP, которым был нужен аналогичный, но более надежный продукт для серии 9800калькуляторы, внесли свой вклад в производство интегральных схем из своего проекта 4-кбитной ПЗУ, чтобы помочь улучшить надежность Intel DRAM, рабочее напряжение и температурный диапазон. Эти усилия внесли свой вклад в сильно улучшенную 1-кбитную pMOS DRAM Intel 1103 , которая стала первой в мире коммерчески доступной ИС DRAM . Он был официально представлен в октябре 1970 года и стал первым действительно успешным продуктом Intel. [9]

Транзисторы с режимом истощения [ править ]

Характеристики полевого МОП-транзистора в режиме истощения

Ранняя логика MOS имела один тип транзистора, который был расширенным, чтобы он мог действовать как логический переключатель. Поскольку изготовить подходящие резисторы было сложно, логические вентили использовали насыщенные нагрузки; то есть, чтобы заставить один тип транзистора действовать как нагрузочный резистор, транзистор должен быть всегда включен, привязав его затвор к источнику питания (чем больше отрицательная шина для логики PMOS , или тем больше положительная шина для логики NMOS). Поскольку ток в устройстве, подключенном таким образом, является квадратом напряжения на нагрузке, оно обеспечивает низкую скорость подтягивания по сравнению с потребляемой мощностью при понижении напряжения. Резистор (с током, просто пропорциональным напряжению) был бы лучше, а источник тока (с фиксированным током, независимо от напряжения) еще лучше. Устройство в режиме обеднения с затвором, привязанным к противоположной шине питания, представляет собой гораздо лучшую нагрузку, чем устройство в режиме улучшения, действующее где-то между резистором и источником тока.

Первые NMOS схема обедненных нагрузок были впервые и сделана DRAM производителя Mostek , что сделали транзисторы Истощения-режим , доступные для разработки оригинального Zilog Z80 в 1975-76. [10] У Mostek было оборудование для ионной имплантации, необходимое для создания более точного профиля легирования, чем это возможно с помощью диффузионных методов, чтобы можно было надежно регулировать пороговое напряжение нагрузочных транзисторов. В Intel истощающая нагрузка была введена в 1974 году Федерико Фаггин, бывшим инженером Fairchild, а затем основателем Zilog.. Впервые истощающая нагрузка была использована для модернизации одного из самых важных продуктов Intel в то время, 1 Кбит nMOS SRAM только на + 5 В под названием 2102 (с использованием более 6000 транзисторов [11] ). Результатом этой модернизации стал значительно более быстрый 2102A , где наиболее производительные версии чипа имели время доступа менее 100 нс, что впервые приблизило скорость памяти MOS к биполярным ОЗУ. [12]

Процессы nMOS с истощающей загрузкой также использовались некоторыми другими производителями для создания множества воплощений популярных 8-битных, 16-битных и 32-битных процессоров. Подобно ранним проектам ЦП pMOS и nMOS, использующим полевые МОП-транзисторы в режиме расширения в качестве нагрузки, конструкции nMOS с истощающей нагрузкой обычно использовали различные типы динамической логики (а не просто статические вентили) или проходные транзисторы, используемые в качестве динамических тактовых защелок . Эти методы могут значительно повысить экономию площади, хотя их влияние на скорость является сложным. Процессоры, построенные на схеме nMOS с истощающей нагрузкой, включают 6800 (в более поздних версиях [13] ), 6502 , Signetics 2650 , 8085., 6809 , 8086 , Z8000 , NS32016 и многие другие (независимо от того, включены ли перечисленные ниже процессоры HMOS, как особые случаи).

Большое количество поддерживающих и периферийных ИС также было реализовано с использованием (часто статических) схем на основе истощающей нагрузки. Тем не менее, никогда не было стандартизирована логика семьи в NMOS, такие как биполярные 7400 серии и CMOS серия 4000 , хотя конструкции с несколькими производителями второго источника часто чего - то достигли стандартного статуса де - факто компоненты. Одним из примеров этого является дизайн nMOS 8255 PIO , изначально задуманный как периферийный чип 8085, который использовался во встроенных системах Z80 и x86 и во многих других контекстах в течение нескольких десятилетий. Современные версии с низким энергопотреблением доступны как реализации CMOS или BiCMOS, аналогичные серии 7400.

Intel HMOS [ править ]

Собственный процесс NMOS с истощающей нагрузкой Intel был известен как HMOS , что означает высокоплотный короткий канал MOS . Первая версия была представлена ​​в конце 1976 г. и впервые использовалась для продуктов со статической ОЗУ [14]. Вскоре она стала использоваться для более быстрых и / или менее энергоемких версий 8085, 8086 и других микросхем.

HMOS продолжала совершенствоваться и прошла через четыре различных поколения. Согласно Intel, HMOS II (1979) обеспечивает удвоенную плотность и в четыре раза более высокую производительность / мощность по сравнению с другими типичными современными процессами nMOS с истощающей нагрузкой. [15] Эта версия была широко лицензирована третьими сторонами, включая (среди прочего) Motorola, которая использовала ее для своей Motorola 68000 , и Commodore Semiconductor Group , которая использовала ее для своей MOS Technology 8502 с усадкой MOS 6502 .

Первоначальный процесс HMOS, позже названный HMOS I, имел длину канала 3 микрона, которая была уменьшена до 2 для HMOS II и 1,5 для HMOS III. К тому времени, когда в 1982 году была представлена ​​HMOS III, Intel начала переход на свой процесс CHMOS, процесс CMOS, использующий элементы дизайна линий HMOS. Была выпущена последняя версия системы - HMOS-IV. Существенным преимуществом линейки HMOS было то, что каждое поколение было специально разработано так, чтобы позволить существующим макетам усадиться без серьезных изменений. Были внедрены различные методы для обеспечения работы систем при изменении компоновки. [16] [17]

HMOS, HMOS II, HMOS III и HMOS IV вместе использовались для многих различных типов процессоров; 8085 , 8048 , 8051 , 8086 , 80186 , 80286 , и многие другие, но и в течение нескольких поколений одной и той же базовой конструкции, см радиокомпоненты .

Дальнейшее развитие [ править ]

В середине 1980-х годов более быстрые варианты CMOS, использующие аналогичные технологии HMOS, такие как Intel CHMOS I, II, III, IV и т. Д., Начали вытеснять n-канальную HMOS для таких приложений, как Intel 80386 и некоторые микроконтроллеры . Несколько лет спустя, в конце 1980-х, BiCMOS был представлен для высокопроизводительных микропроцессоров, а также для высокоскоростных аналоговых схем . Сегодня большинство цифровых схем, включая широко распространенную серию 7400 , производятся с использованием различных процессов КМОП с различными используемыми топологиями. Это означает, что для увеличения скорости и экономии площади кристалла (транзисторов и проводки) в высокоскоростных КМОП-конструкциях часто используются другие элементы, а не просто дополнительные. статические затворы и затворы передачи типичных медленных маломощных КМОП-схем ( единственный тип КМОП в 1960-х и 1970-х годах). Эти методы используют значительное количество динамических схем для создания более крупных строительных блоков на кристалле, таких как защелки, декодеры, мультиплексоры и т. Д., И произошли от различных динамических методологий, разработанных для схем pMOS и nMOS в 1970-х годах.

По сравнению с CMOS [ править ]

По сравнению со статической CMOS, все варианты nMOS (и pMOS) относительно энергоемки в устойчивом состоянии. Это потому, что они полагаются на нагрузочные транзисторы, работающие как резисторы , где ток покоя определяет максимально возможную нагрузку на выходе, а также скорость затвора (то есть с постоянными другими факторами). Это контрастирует с характеристиками энергопотребления статическихКМОП-схемы, которые возникают только из-за переходного энергопотребления, когда состояние выхода изменяется, и, таким образом, p- и n-транзисторы проводят короткое время одновременно. Однако это упрощенное представление, и более полная картина должна также включать тот факт, что даже чисто статические схемы CMOS имеют значительные утечки в современных крошечных геометриях, а также тот факт, что современные чипы CMOS часто содержат динамическую логику и / или логику домино. с некоторым количеством схем псевдо-nMOS . [18]

Развитие по сравнению с предыдущими типами NMOS [ править ]

Процессы истощения-нагрузки отличаются от своих предшественников тем, как источник напряжения Vdd , представляющий 1 , подключается к каждому затвору. В обеих технологиях каждый затвор содержит один транзистор NMOS, который постоянно включен и подключен к Vdd. Когда транзисторы, подключенные к 0, выключаются, этот подтягивающий транзистор определяет, что выход по умолчанию равен 1 . В стандартных NMOS подтягивающий транзистор аналогичен тому, что используется для логических переключателей. Когда выходное напряжение приближается к значению меньше Vdd , он постепенно отключается. Это замедляет 0 до 1переход, приводящий к более медленной цепи. Процессы истощающей нагрузки заменяют этот транзистор на NMOS режима истощения при постоянном смещении затвора, при этом затвор привязан непосредственно к истоку. Этот альтернативный тип транзистора действует как источник тока, пока выход не приблизится к 1 , а затем действует как резистор. В результате происходит более быстрый переход от 0 к 1 .

Статическое энергопотребление [ править ]

Логический элемент nMOS NAND с загрузочным устройством в режиме насыщения. Устройство улучшения также может использоваться с более положительным смещением затвора в ненасыщенной конфигурации, которая более энергоэффективна, но требует высокого напряжения затвора и более длинного транзистора. Ни один из них не является таким энергоэффективным и компактным, как истощающая нагрузка.

Цепи истощающей нагрузки при той же скорости потребляют меньше энергии, чем схемы увеличивающей нагрузки. В обоих случаях соединение с 1 всегда активно, даже если соединение с 0 также активно. Это приводит к высокому статическому энергопотреблению. Количество потерь зависит от силы или физического размера подтягивания. Подтягивающие транзисторы (в режиме улучшения) с насыщенной нагрузкой и в режиме истощения потребляют наибольшую мощность, когда выходной сигнал стабильно равен 0 , поэтому эти потери значительны. Поскольку сила транзистора в режиме истощения падает меньше при приближении к 1 , они могут достигать 1 быстрее, несмотря на более медленный запуск, то есть проводящий меньше тока в начале перехода и в установившемся режиме.

Примечания и ссылки [ править ]

  1. ^ См. Http://www.zilog.com/index.php?option=com_product&Itemid=26&mode=showProductDetails&familyId=20&productId=Z84015 .
  2. ^ См. Http://www.zilog.com/index.php?option=com_product&Itemid=26&mode=showProductDetails&familyId=20&productId=Z84C15 .
  3. ^ "1960 - Металлооксидный полупроводниковый (МОП) транзистор продемонстрирован" . Кремниевый двигатель . Музей истории компьютеров .
  4. ^ Lojek, Бо (2007). История полупроводниковой техники . Springer Science & Business Media . С.  321 –3. ISBN 9783540342588.
  5. ^ Сах, Чжи-Тан ; Лейстико, Отто; Grove, AS (май 1965 г.). «Подвижности электронов и дырок в инверсионных слоях на термически окисленных поверхностях кремния» . Транзакции IEEE на электронных устройствах . 12 (5): 248–254. DOI : 10,1109 / Т-ED.1965.15489 .
  6. ^ Critchlow, DL (2007). «Воспоминания о масштабировании MOSFET» . Информационный бюллетень IEEE Solid-State Circuits Society . 12 (1): 19–22. DOI : 10.1109 / N-SSC.2007.4785536 .
  7. ^ Эти калькуляторы (например, Datapoint 2200 и другие) были во многих отношениях небольшими настольными компьютерами , нона много летпредшествовали Apple II и IBM PC .
  8. ↑ Об этом свидетельствует простое упоминание в большой обзорной статье, написанной инженером GE Германом Шмидом в декабрьском выпуске журнала IEEE Transactions on Manufacturing Technology за 1972 год. Хотя в нем цитируется статья Мейтленда 1970 года в электронике, статья Шмида не обсуждает подробно изготовление nMOS, но широко охватывает производство pMOS и даже CMOS.
  9. ^ http: // См. www.hp9825.com/html/prologues.html.
  10. ^ Zilog полагался на Mostek и Synertek в производстве Z80 и других чипов до того, как были готовы их собственные производственные мощности.
  11. ^ Каждый бит требует шести транзисторов в типичном статическом ОЗУ .
  12. ^ См., Например: http://www.intel4004.com/sgate.htm или http://archive.computerhistory.org/resources/text/Oral_History/Faggin_Federico/Faggin_Federico_1_2_3.oral_history.2004.102658025.pdf Архивировано 10 января 2017 г. в Wayback Machine
  13. ^ "Motorola модернизирует 6800" (PDF) . Микрокомпьютерный дайджест . Санта-Клара, Калифорния: Microcomputer Associates. 3 (2): 4. Август 1976 г. «Motorola модернизирует семейство микропроцессоров M6800, добавляя истощающие нагрузки, чтобы увеличить скорость и уменьшить размер процессора 6800 до 160 мил».
  14. ^ См. Http://lark.tu-sofia.bg/ntt/eusku/readings/art_1.pdf
  15. ^ См., Например: Лео Скэнлон Принципы и программирование 68000.
  16. ^ Технология HMOS III . ISSCC 82.1982.
  17. ^ «Технология HMOS III». Журнал IEEE по твердотельным схемам . Октябрь 1982 г.
  18. ^ Псевдо-nMOS означает, что p-канальный транзистор режима улучшения с заземленным затвором используется вместо n-канального транзистора режима обеднения. См. Http://eia.udg.es/~forest/VLSI/lect.10.pdf