Из Википедии, бесплатной энциклопедии
Перейти к навигации Перейти к поиску

Общая блок-схема графического процессора. «Графическое ядро ​​Next» относится ко всему графическому процессору; следовательно, возможно, что одна и та же версия GCA (3D-движок) сочетается с разными версиями DIF. AMD называет DIF (интерфейс дисплея) DCE (механизм контроллера дисплея). Например, графические процессоры Polaris имеют тот же GCA / GFX, что и их предшественники. Строго говоря, изначально GCN относилось исключительно к GCA.

Графическое ядро ​​Next ( GCN [1] ) - это кодовое название как серии микроархитектур, так и архитектуры набора команд , разработанной AMD для своих графических процессоров в качестве преемника их микроархитектуры / набора команд TeraScale . Первый продукт с поддержкой GCN был запущен 9 января 2012 года. [2]

GCN - это микроархитектура RISC SIMD (или, скорее, SIMT ), контрастирующая с архитектурой VLIW SIMD TeraScale. GCN требует значительно больше транзисторов, чем TeraScale, но дает преимущества для вычислений GPGPU . Это упрощает компилятор и должно способствовать более эффективному использованию. [ необходима цитата ]

Графические чипы GCN изготавливаются с использованием CMOS на 28 нм , а также с FinFET на 14 нм (от Samsung Electronics и GlobalFoundries ) и 7 нм (от TSMC ), доступных на некоторых моделях Radeon HD 7000 , HD 8000 , 200 , 300 , 400. , Серии 500 и Vega графических карт AMD Radeon, включая отдельно выпущенную Radeon VII. GCN также используется в графической части блоков ускоренной обработки AMD.(APU), например, в APU PlayStation 4 и Xbox One .

Набор инструкций [ править ]

Набор инструкций GCN принадлежит AMD (которой также принадлежит набор инструкций X86-64 ). Набор команд GCN был разработан специально для графических процессоров (и GPGPU) и, например, не имеет микроопераций для деления .

Документация доступна для:

  • графическое ядро Следующий набор 1 инструкция
  • набор 2 инструкция Графическое ядро Далее
  • набор 3 инструкция Графическое ядро Далее
  • Графическое ядро ​​Next 4: Документация для набора команд GCN 4 такая же, как и для 3-го поколения. [3]
  • набор инструкций Graphics Core Next 5 (также известный как Vega )
  • набор инструкций RDNA ( Архитектура AMD RDNA )

Генератор LLVM код (компилятор фоновым) доступен для набора инструкций GCN. [4] Используется Mesa 3D .

GNU Compiler Collection (GCC) поддерживает GCN 3 (Фиджи, Карризо) и GCN 5 (Vega) , так как 2019 (GCC 9) [5] для однопоточных, автономных программ и GCC 10 также разгрузку с помощью OpenMP и OpenACC . [6]

MIAOW - это RTL-реализация набора инструкций AMD Southern Islands GPGPU (также известного как Graphics Core Next) с открытым исходным кодом.

В ноябре 2015 года AMD объявила о «Больцмановской инициативе». Инициатива AMD Boltzmann позволит переносить приложения на основе CUDA на общую модель программирования C ++ . [7]

На выставке "Super Computing 15" AMD представила свой Heterogenic Compute Compiler (HCC), автономный драйвер Linux и среду выполнения HSA для кластерного класса, высокопроизводительных вычислений (HPC) и инструмент гетерогенного вычислительного интерфейса для переносимости (HIP) для портирования. Приложения на основе CUDA к общей модели программирования C ++.

Микроархитектуры [ править ]

По состоянию на июль 2017 года семейство микроархитектур, реализующее идентично называемый набор инструкций Graphics Core Next, претерпело пять итераций. Различия в наборе команд минимальны и не слишком отличаются друг от друга. Исключением является архитектура GCN пятого поколения, которая сильно модифицировала потоковые процессоры для повышения производительности и поддержки одновременной обработки двух чисел с более низкой точностью вместо одного числа с более высокой точностью. [8]

Обработка команд [ править ]

Обработка команд GCN: каждый асинхронный вычислительный модуль (ACE) может анализировать входящие команды и отправлять работу вычислительным модулям (CU). Каждый ACE может управлять до 8 независимыми очередями. ACE могут работать параллельно с графическим командным процессором и двумя механизмами DMA. Процессор графических команд обрабатывает очереди графики, ACE обрабатывает очереди вычислений, а механизмы DMA обрабатывают очереди копирования. Каждая очередь может отправлять рабочие элементы, не дожидаясь завершения других задач, что позволяет чередовать независимые потоки команд в шейдере графического процессора.

Графический командный процессор [ править ]

«Графический командный процессор» (GCP) - это функциональная единица микроархитектуры GCN. Помимо прочего, он отвечает за асинхронные шейдеры. В коротком видео AMD «Асинхронные шейдеры» показаны различия между «многопоточностью», « вытеснением » и «асинхронными шейдерами [9] ».

Асинхронный вычислительный механизм [ править ]

Асинхронная вычислительная машина (ACE) - это отдельный функциональный блок, служащий вычислительным целям. Его назначение аналогично назначению графического командного процессора. [ неоднозначно ]

Планировщик [ править ]

Начиная с третьей итерации GCN, оборудование содержит два планировщика: один для планирования волновых фронтов во время выполнения шейдера (CU Scheduler, см. Ниже) и новый для планирования выполнения очередей отрисовки и вычислений. Последний помогает повысить производительность, выполняя вычислительные операции, когда CU недостаточно используются из-за графических команд, ограниченных фиксированной скоростью конвейера функций или полосой пропускания. Эта функция известна как асинхронное вычисление.

Для данного шейдера драйверы графического процессора также должны выбрать правильный порядок инструкций, чтобы минимизировать задержку. Это делается на центральном процессоре и иногда называется «планирование».

Геометрический процессор [ править ]

Процессор геометрии

Геометрический процессор содержит ассемблер геометрии, тесселатор и вершинный ассемблер.

GCN Tesselator процессора Geometry способен выполнять тесселяцию аппаратно, как определено Direct3D 11 и OpenGL 4.5 (см. AMD 21 января 2017 г.). [10]

GCN Tesselator - это самый последний SIP-блок AMD, ранее использовались ATI TruForm и аппаратная тесселяция в TeraScale .

Вычислительные единицы [ править ]

Один вычислительный блок объединяет 64 шейдерных процессора с 4 TMU . [11] [12] Вычислительный блок отделен от блоков вывода рендеринга (ROP) , но подается в них. [12]Каждый вычислительный модуль состоит из CU Scheduler, Branch & Message Unit, 4 векторных модуля SIMD (каждый по 16 полос), 4 файла VGPR по 64 КБ, 1 скалярный модуль, файл GPR размером 4 КБ, локальный ресурс данных размером 64 КБ, 4 блока текстурных фильтров, 16 блоков загрузки / сохранения текстурной выборки и кэш L1 объемом 16 КиБ. Четыре вычислительных блока подключены для совместного использования кэша инструкций размером 16 КиБ и скалярного кэша данных размером 32 КБайт. Они поддерживаются кешем L2. SIMD-VU работает с 16 элементами одновременно (за цикл), в то время как SU может работать с одним элементом за раз (один за цикл). Кроме того, SU выполняет некоторые другие операции, такие как ветвление. [13]

Каждый SIMD-VU имеет частную память, в которой хранятся его регистры. Есть два типа регистров: скалярные регистры (s0, s1 и т. Д.), Каждый из которых содержит 4 байта, и векторные регистры (v0, v1 и т. Д.), Которые представляют собой набор из 64 4-х байтовых номеров каждый. Когда вы работаете с векторными регистрами, каждая операция выполняется параллельно с 64 числами. Каждый раз, когда вы работаете с ними, вы фактически работаете с 64 входами. Например, вы работаете с 64 разными пикселями одновременно (для каждого из них входы немного отличаются, и поэтому вы получаете немного другой цвет в конце).

Каждый SIMD-VU имеет место для 512 скалярных регистров и 256 векторных регистров.

Планировщик CU [ править ]

Планировщик CU - это аппаратный функциональный блок, выбирающий для SIMD-VU, какие волновые фронты должны выполняться. Он выбирает один SIMD-VU на цикл для планирования. Не следует путать с другими планировщиками аппаратного или программного обеспечения.

Волновой фронт
« Шейдер » - это небольшая программа, написанная на GLSL, которая выполняет обработку графики, а « ядро » - это небольшая программа, написанная на OpenCL и выполняющая обработку GPGPU. Этим процессам не нужно столько регистров, им нужно загружать данные из системной или графической памяти. Эта операция имеет значительную задержку. AMD и Nvidia выбрали аналогичные подходы, чтобы скрыть эту неизбежную задержку: группировка нескольких потоков.. AMD называет такую ​​группу волновым фронтом, а Nvidia - деформацией. Группа потоков - это самая основная единица планирования графических процессоров, реализующих этот подход для скрытия задержки, это минимальный размер данных, обрабатываемых в режиме SIMD, наименьшая исполняемая единица кода, способ обработки одной инструкции по всем потокам. в нем одновременно.

Во всех GCN-GPU «волновой фронт» состоит из 64 потоков, а во всех графических процессорах Nvidia «warp» состоит из 32 потоков.

Решение AMD состоит в том, чтобы присвоить каждому SIMD-VU несколько волновых фронтов. Аппаратное обеспечение распределяет регистры по разным волновым фронтам, и когда один волновой фронт ожидает некоторого результата, который находится в памяти, планировщик CU решает заставить SIMD-VU работать на другом волновом фронте. Волновые фронты привязаны к SIMD-VU. SIMD-VU не обмениваются волновыми фронтами. Максимум 10 волновых фронтов можно отнести к SIMD-VU (таким образом, 40 на CU).

AMD CodeXL показывает таблицы с соотношением количества SGPR и VGPR к количеству волновых фронтов, но в основном для SGPRS это min (104, 512 / numwavefronts) и VGPRS 256 / numwavefronts.

Обратите внимание, что в сочетании с инструкциями SSE эту концепцию базового уровня параллелизма часто называют «шириной вектора». Ширина вектора характеризуется общим количеством битов в нем.

Векторный блок SIMD [ править ]

Каждый векторный блок SIMD имеет:

  • 16-полосный целочисленный и векторный арифметико-логический блок с плавающей точкой (ALU)
  • Файл векторного регистра общего назначения (VGPR) 64 KiB
  • 48-битный программный счетчик
  • Буфер команд для 10 волновых фронтов
    • Волновой фронт - это группа из 64 потоков: размер одного логического VGPR.
  • Волновой фронт с 64 потоками выдается на 16-полосный модуль SIMD в течение четырех циклов.

Каждый SIMD-VU имеет 10 буферов инструкций волнового фронта, и для выполнения одного волнового фронта требуется 4 цикла.

Блоки ускорения аудио и видео [ править ]

Многие реализации GCN обычно сопровождаются несколькими другими блоками ASIC AMD . Включая, но не ограничиваясь, Unified Video Decoder , Video Coding Engine и AMD TrueAudio .

Механизм кодирования видео [ править ]

TrueAudio [ править ]

Единая виртуальная память [ править ]

В превью в 2011 году AnandTech писал об объединенной виртуальной памяти, поддерживаемой Graphics Core Next. [14]

  • Архитектура классического настольного компьютера с отдельной видеокартой через PCI Express . CPU и GPU имеют отдельную физическую память с разными адресными пространствами. Все данные необходимо скопировать по шине PCIe. Примечание: диаграмма показывает пропускную способность, но не задержку памяти .

  • GCN поддерживает «унифицированную виртуальную память», поэтому при включении нулевого копирования вместо данных копируются, «передаются» только указатели . Это первостепенная функция HSA .

  • Интегрированные графические решения (и AMD APU с графикой TeraScale ) страдают от разделения основной памяти : часть системной памяти выделяется исключительно графическому процессору. Нулевое копирование невозможно, данные должны копироваться (по шине системной памяти) из одного раздела в другой.

  • APU AMD с графикой GCN выигрывают от единой основной памяти с сохранением ограниченной пропускной способности. [15]

Архитектура гетерогенных систем (HSA) [ править ]

GCN включает специальные функциональные блоки, которые будут использоваться HSA. Поддержка этих функциональных блоков доступна через amdkfd, начиная с ядра Linux 3.19. [16]

Некоторые из конкретных функций HSA, реализованных в оборудовании, нуждаются в поддержке со стороны ядра операционной системы (ее подсистем) и / или определенных драйверов устройств. Например, в июле 2014 года AMD опубликовала набор из 83 патчей, которые будут объединены в основную линию ядра Linux 3.17 для поддержки своих видеокарт Radeon на базе Graphics Core Next . Специальный драйвер под названием «драйвер ядра HSA» находится в каталоге / drivers / gpu / hsa, а драйверы графических устройств DRM - в / drivers / gpu / drm [17] и дополняет уже существующий драйвер DRM для карт Radeon. [18] Эта самая первая реализация фокусируется на одномAPU "Kaveri" работает вместе с существующим графическим драйвером ядра Radeon (kgd).

Сжатие дельта-цветов без потерь [ править ]

Планировщики оборудования [ править ]

Они используются для выполнения планирования [19] и разгрузки назначения вычислительных очередей для ACE от драйвера к оборудованию путем буферизации этих очередей до тех пор, пока не появится хотя бы одна пустая очередь хотя бы в одном ACE, в результате чего HWS немедленно назначит буферизованные очереди. к ACE до тех пор, пока все очереди не будут заполнены или не останется очередей для безопасного назначения. [20] Часть выполняемой работы по планированию включает в себя приоритетные очереди, которые позволяют критическим задачам выполняться с более высоким приоритетом, чем другие задачи, не требуя, чтобы задачи с более низким приоритетом были вытеснены для выполнения задачи с высоким приоритетом, что позволяет задачам выполняться одновременно с задачи с высоким приоритетом, запланированные так, чтобы максимально использовать графический процессор, позволяя другим задачам использовать ресурсы, которые не используются задачами с высоким приоритетом.[19] По сути, это асинхронные вычислительные машины, в которых отсутствуют диспетчерские контроллеры. [19] Они были впервые представлены в микроархитектуре GCN четвертого поколения, [19] но присутствовали в микроархитектуре GCN третьего поколения для целей внутреннего тестирования. [21] Обновление драйвера позволило использовать аппаратные планировщики в частях GCN третьего поколения для производственного использования. [19]

Primitive Discard Accelerator [ править ]

Этот модуль отбрасывает вырожденные треугольники до того, как они попадают в вершинный шейдер, и треугольники, которые не закрывают какие-либо фрагменты, до того, как они попадают в шейдер фрагментов. [22] Это устройство было представлено с микроархитектурой GCN четвертого поколения. [22]

Поколения [ править ]

Графическое ядро ​​Next 1 [ править ]

Графическое ядро ​​AMD Next 1
Дата выходаЯнварь 2012 г . ; 9 лет назад [ необходима ссылка ] ( Январь 2012 г. )
История
ПредшественникTeraScale 3
ПреемникГрафическое ядро ​​Next 2

Микроархитектура GCN 1 использовалась в нескольких видеокартах серии Radeon HD 7000 .

Снимок графического процессора Tahiti, использованного в видеокартах Radeon HD 7950 GHz Edition
  • поддержка 64-битной адресации ( адресное пространство x86-64 ) с единым адресным пространством для CPU и GPU [14]
    • поддержка PCI-E 3.0 [23]
    • GPU отправляет запросы прерывания на CPU при различных событиях (например, сбоях страницы )
  • поддержка частично резидентных текстур, [24] которые позволяют поддерживать виртуальную память через расширения DirectX и OpenGL.
  • Поддержка AMD PowerTune , которая динамически регулирует производительность, чтобы оставаться в пределах определенного TDP [25]
  • поддержка Mantle (API)

Существуют асинхронные вычислительные машины, управляющие вычислениями и диспетчеризацией. [13] [26]

ZeroCore Power [ править ]

ZeroCore Power - это технология энергосбережения при длительном простое, отключающая функциональные блоки графического процессора, когда они не используются. [27] Технология AMD ZeroCore Power дополняет AMD PowerTune .

Чипсы [ править ]

дискретные графические процессоры (семейство Southern Islands):

  • Oland
  • Кабо-Верде
  • Питкэрн
  • Таити

Графическое ядро ​​Next 2 [ править ]

Графическое ядро ​​AMD Next 2
Дата выходаСентябрь 2013 г . ; 7 лет назад [ необходима ссылка ] ( Сентябрь 2013 г. )
История
ПредшественникГрафическое ядро ​​Next 1
ПреемникГрафическое ядро ​​Next 3
AMD PowerTune "Бонайре"
Снимок графического процессора Hawaii, использованного в видеокартах Radeon R9 290

GCN 2-го поколения было представлено с Radeon HD 7790 и также встречается в Radeon HD 8770 , R7 260 / 260X, R9 290 / 290X, R9 295X2 , R7 360, R9 390 / 390X , а также в настольных APU Kaveri на базе Steamroller и мобильных устройствах. Kaveri APUs и в Puma -На «Beema» и «Маллинс ВСУ» . Он имеет множество преимуществ по сравнению с исходной GCN, включая поддержку FreeSync , AMD TrueAudio и обновленную версию технологии AMD PowerTune .

GCN 2-го поколения представила сущность под названием «Shader Engine» (SE). Shader Engine включает в себя один геометрический процессор, до 44 CU (чип Hawaii), растеризаторы, ROP и кэш L1. В состав Shader Engine не входят графический командный процессор, 8 элементов управления доступом, контроллеры кэша L2 и памяти, а также аудио- и видеоускорители, контроллеры дисплея, 2 контроллера DMA и интерфейс PCIe .

A10-7850K «Кавери» содержит 8 CuS (вычислительные блоки) и 8 Асинхронный Compute Двигатели для независимого планирования и рабочего элемента диспетчеризации. [28]

На AMD Developer Summit (APU) в ноябре 2013 года Майкл Мантор представил Radeon R9 290X . [29]

Чипсы [ править ]

дискретные графические процессоры (семейство Sea Islands):

  • Бонэйр
  • Гавайи

интегрированы в APU:

  • Темаш
  • Кабини
  • Ливерпуль (то есть APU на PlayStation 4)
  • Durango (то есть APU в Xbox One и Xbox One S)
  • Кавери
  • Годавари
  • Маллинз
  • Beema
  • Карризо-Л

Графическое ядро ​​Next 3 [ править ]

Графическое ядро ​​AMD Next 3
Дата выходаИюнь 2015 ; 5 лет назад [ необходима ссылка ] ( Июнь 2015 г. )
История
ПредшественникГрафическое ядро ​​Next 2
ПреемникГрафическое ядро ​​Next 4
Снимок графического процессора Fiji, использованного в видеокартах Radeon R9 Nano

GCN 3-го поколения [30] было представлено в 2014 году с Radeon R9 285 и R9 M295X, которые имеют графический процессор «Tonga». Он отличается улучшенной производительностью тесселяции, сжатием дельта-цвета без потерь для уменьшения использования полосы пропускания памяти, обновленным и более эффективным набором инструкций, новым высококачественным скейлером для видео и новым мультимедийным движком (видеокодер / декодер). В Mesa поддерживается сжатие дельта-цветов. [31] Однако его производительность с двойной точностью хуже по сравнению с предыдущим поколением. [32]

Чипсы [ править ]

дискретные графические процессоры:

  • Тонга (семейство вулканических островов), поставляется с UVD 5.0 (унифицированный видеодекодер)
  • Фиджи (семейство пиратских островов), поставляется с UVD 6.0 и памятью с высокой пропускной способностью (HBM 1)

интегрированы в APU:

  • Carrizo, поставляется с UVD 6.0
  • Бристольский хребет [33]
  • Стоуни Ридж [33]

Графическое ядро ​​Next 4 [ править ]

Графическое ядро ​​AMD Next 4
Дата выходаИюнь 2016 г . ; 4 года назад [ необходима ссылка ] ( Июнь 2016 г. )
История
ПредшественникГрафическое ядро ​​Next 3
ПреемникГрафическое ядро ​​Next 5
Снимок графического процессора Polaris 11, использованного в видеокартах Radeon RX 460
Снимок графического процессора Polaris 10, используемого в видеокартах Radeon RX 470

Графические процессоры семейства Arctic Islands были представлены во втором квартале 2016 года с серией AMD Radeon 400 . 3D-движок (например, GCA (Graphics and Compute array) или GFX) идентичен таковому в чипах Tonga. [34] Но Polaris имеет более новый движок Display Controller, UVD версии 6.3 и т. Д.

Все чипы на базе Polaris, кроме Polaris 30, производятся по 14-нм техпроцессу FinFET , разработанному Samsung Electronics и лицензированному GlobalFoundries . [35] Чуть более новый обновленный Polaris 30 построен на 12-нм технологическом узле LP FinFET, разработанном Samsung и GlobalFoundries. Архитектура набора команд GCN четвертого поколения совместима с третьим поколением. Это оптимизация для 14-нм процесса FinFET, обеспечивающая более высокие тактовые частоты графического процессора, чем у третьего поколения GCN. [36] Архитектурные улучшения включают новые аппаратные планировщики, новый примитивный ускоритель отбрасывания, новый контроллер дисплея и обновленный UVD, который может декодировать HEVC с разрешением 4K со скоростью 60 кадров в секунду с 10 битами на цветовой канал.

Чипсы [ править ]

дискретные графические процессоры: [37]

  • Polaris 10 (также под кодовым названием Ellesmere ), установленный на видеокартах под брендами Radeon RX 470 и Radeon RX 480.
  • Polaris 11 (также под кодовым названием Baffin ), установленный на видеокартах марки Radeon RX 460 (также Radeon RX 560 D )
  • Polaris 12 (также под кодовым названием Lexa), установленный на видеокартах под брендами Radeon RX 550 и Radeon RX 540.
  • Polaris 20, который представляет собой обновленный ( 14 нм LPP процесс Samsung / GloFo FinFET ) Polaris 10 с более высокими тактовыми частотами, используемый для видеокарт под брендами Radeon RX 570 и Radeon RX 580 [38]
  • Polaris 21, который представляет собой обновленный (14 нм LPP процесс Samsung / GloFo FinFET) Polaris 11, используемый для видеокарт марки Radeon RX 560.
  • Polaris 22, установленный на видеокартах Radeon RX Vega M GH и Radeon RX Vega M GL.
  • Polaris 30, который представляет собой обновленный ( процесс 12 нм LP GloFo FinFET) Polaris 20 с более высокими тактовыми частотами, используемый для видеокарт марки Radeon RX 590 [39]

Точность исполнения [ править ]

Производительность FP64 всех графических процессоров 4 - го поколения GCN является 1 / 16 производительности FP32.

Графическое ядро ​​Next 5 [ править ]

Графическое ядро ​​AMD Next 5
Дата выходаИюнь 2017 г . ; 3 года назад [ необходима ссылка ] ( Июнь 2017 г. )
История
ПредшественникГрафическое ядро ​​Next 4
ПреемникРДНА 1
Смотрите также: AMD RX Vega series
Снимок графического процессора Vega 10, используемого в видеокартах Radeon RX Vega 64

AMD начала публиковать подробную информацию о своем следующем поколении архитектуры GCN, названной «вычислительным блоком следующего поколения», в январе 2017 года. [36] [40] [41] Ожидается, что новый дизайн увеличит количество инструкций за такт , более высокие тактовые частоты , поддержка HBM2 , большего адресного пространства памяти . Наборы микросхем дискретной графики также включают «HBCC (High Bandwidth Cache Controller)», но не при интеграции в APU. [42] Кроме того, ожидается, что новые чипы будут включать улучшения в модулях вывода растеризации и рендеринга . В потоковых процессоровсильно модифицированы по сравнению с предыдущими поколениями для поддержки упакованной математической технологии Rapid Pack Math для 8-битных, 16-битных и 32-битных чисел. Это дает значительный выигрыш в производительности, когда допустима более низкая точность (например: обработка двух чисел половинной точности с той же скоростью, что и одно число с одинарной точностью ).

Nvidia представила плитки на основе растеризации и биннинга с Максвеллом , [43] , и это была большая причина для повышения эффективности Максвелла. В январе AnandTech предположил, что Vega, наконец, догонит Nvidia в отношении оптимизации энергоэффективности благодаря новому «DSBR (Draw Stream Binning Rasterizer)», который будет представлен вместе с Vega. [44]

Также добавлена ​​поддержка нового этапа шейдеров - примитивных шейдеров. [45] [46] Примитивные шейдеры обеспечивают более гибкую обработку геометрии и заменяют шейдеры вершин и геометрии в конвейере рендеринга. По состоянию на декабрь 2018 года примитивные шейдеры нельзя использовать, поскольку необходимые изменения API еще не внесены. [47]

Vega 10 и Vega 12 используют 14-нм техпроцесс FinFET , разработанный Samsung Electronics и лицензированный GlobalFoundries . Vega 20 использует 7-нм техпроцесс FinFET, разработанный TSMC .

Чипсы [ править ]

дискретные графические процессоры:

  • Vega 10 ( 14-нм процесс Samsung / GloFo FinFET ) (также под кодовым названием Greenland [48] ) обнаружена на «Radeon RX Vega 64», «Radeon RX Vega 56», «Radeon Vega Frontier Edition», «Radeon Pro V340», Radeon Pro Видеокарты WX 9100 и Radeon Pro WX 8200 [49]
  • Vega 12 (процесс 14 нм Samsung / GloFo FinFET), установленный на мобильных видеокартах под брендами Radeon Pro Vega 20 и Radeon Pro Vega 16 [50]
  • Vega 20 ( процесс 7 нм TSMC FinFET) встречается на видеокартах с марками Radeon Instinct MI50 и Radeon Instinct MI60, [51] Radeon Pro Vega II и видеокартах с маркой Radeon VII. [52]

интегрированы в APU:

  • Raven Ridge [53] поставляется с VCN 1, который заменяет VCE и UVD и допускает полное декодирование VP9 с фиксированной функцией.

Точность исполнения [ править ]

Двойной точности с плавающей запятой (FP64) производительность всех графических процессоров поколения GCN 5 - й, за исключением Vega 20, составляет 1 / 16 производительности FP32. Для Vega 20 это 1 / 2 производительности FP32. [54] Все графические процессоры GCN 5-го поколения поддерживают вычисления с плавающей запятой половинной точности (FP16), что вдвое превышает производительность FP32.

См. Также [ править ]

  • RDNA (микроархитектура)
  • Список графических процессоров AMD

Внешние ссылки [ править ]

  • Официальный сайт AMD.com Graphics Core Next (GCN)

Ссылки [ править ]

  1. ^ AMD Developer Central (31 января 2014 г.). «GS-4106 Архитектура AMD GCN - Ускоренный курс, Лейла Мах» . Slideshare.net .
  2. ^ «AMD запускает самую быструю в мире видеокарту с одним графическим процессором - AMD Radeon HD 7970» (пресс-релиз). AMD. 22 декабря 2011 года Архивировано из оригинала на 20 января 2015 года . Проверено 20 января 2015 года .
  3. ^ "Форумы сообщества AMD" . Community.amd.com .
  4. ^ "LLVM back-end amdgpu" . Llvm.org .
  5. ^ «GCC 9 Release Series Changes, New Features, and Fixes» . Проверено 13 ноября 2019 года .
  6. ^ «Поддержка разгрузки AMD GCN» . Проверено 13 ноября 2019 года .
  7. ^ «Инициатива AMD Boltzmann - Интерфейс гетерогенных вычислений для переносимости (HIP)» . 16 ноября 2015 года. Архивировано 26 января 2016 года . Проверено 8 декабря 2019 года .
  8. Рианна Смит, Райан (5 января 2017 г.). «Предварительный просмотр архитектуры графического процессора AMD Vega» . Anandtech.com . Проверено 11 июля 2017 года .
  9. ^ Смит, Райан. «AMD глубоко погружается в асинхронное затенение» . Anandtech.com .
  10. ^ "Группа Хронос" . Khronos.org . 26 октября 2017 года.
  11. ^ Техническая документация по вычислительным ядрам (PDF) . AMD. 2014. с. 5.
  12. ^ a b Смит, Райан (21 декабря 2011 г.). «Следующий предварительный просмотр графического ядра AMD» . Anandtech.com . Проверено 18 апреля 2017 года .
  13. ^ a b Мантор, Майкл; Хьюстон, Майк (15 июня 2011 г.). «AMD Graphics Core Next» (pdf) . AMD . п. 40 . Проверено 15 июля 2014 года . Асинхронная вычислительная машина (ACE)
  14. ^ a b «Не только новая архитектура, но и новые возможности» . AnandTech . 21 декабря 2011 . Проверено 11 июля 2014 года .
  15. ^ "Микроархитектура Кавери" . SemiAccurate . 15 января 2014 г.
  16. ↑ Эйрли, Дэйв (26 ноября 2014 г.). «Слияние АМДКФД» . freedesktop.org . Проверено 21 января 2015 года .
  17. ^ "/ драйверы / gpu / drm" . Kernel.org .
  18. ^ "[PATCH 00/83] Драйвер ядра AMD HSA" . LKML . 10 июля 2014 . Проверено 11 июля 2014 года .
  19. ↑ a b c d e Анджелини, Крис (29 июня 2016 г.). «Обзор AMD Radeon RX 480 8GB» . Оборудование Тома . п. 1 . Проверено 11 августа 2016 года .
  20. ^ "Рассмотрение архитектуры Полярной звезды" (PDF) . 2016. Архивировано из оригинального (PDF) 20 сентября 2016 года . Проверено 12 августа 2016 года .
  21. ^ Shrout, Райан (29 июня 2016). «Обзор AMD Radeon RX 480 - обещание Polaris» . Перспектива ПК . п. 2. Архивировано из оригинального 10 -го октября 2016 года . Проверено 12 августа 2016 года .
  22. ^ a b Смит, Райан (29 июня 2016 г.). «Предварительный просмотр AMD Radeon RX 480: Polaris делает популярным» . AnandTech . п. 3 . Проверено 11 августа 2016 года .
  23. ^ «AMD Radeon HD 7000 Series будет совместима с PCI-Express 3.0» . TechPowerUp . Проверено 21 июля 2011 года .
  24. ^ «AMD Подробности Архитектура GPU следующего поколения» . Проверено 3 августа 2011 года .
  25. ↑ Тони Чен, Джейсон Гривз, «Архитектура AMD Graphics Core Next (GCN)» (PDF) , AMD , получено 13 августа 2016 г. CS1 maint: использует параметр авторов ( ссылка )
  26. ^ «Следующий предварительный просмотр графического ядра AMD: новый графический процессор AMD, спроектированный для вычислений» . AnandTech . 21 декабря 2011 . Проверено 15 июля 2014 года . Новые асинхронные вычислительные машины AMD служат в качестве командных процессоров для вычислительных операций в GCN. Основная цель ACE будет заключаться в приеме работы и отправке ее в CU для обработки.
  27. ^ «Управление мощностью на холостом ходу: введение в ZeroCore Power» . AnandTech.com . 22 декабря 2011 . Проверено 29 апреля 2015 года .
  28. ^ "Тестирование AMD Kaveri A10-7850K" . AnandTech . 14 января 2014 . Проверено 7 июля 2014 года .
  29. ^ «AMD Radeon R9-290X» . 21 ноября 2013 г.
  30. ^ "Обзор Carrizo" (PNG) . Images.anandtech.com . Проверено 20 июля 2018 года .
  31. ^ "Добавить поддержку DCC" . Freedesktop.org . 11 октября 2015 г.
  32. Рианна Смит, Райан (10 сентября 2014 г.). «Обзор AMD Radeon R9 285» . Anandtech.com . Проверено 13 марта 2017 года .
  33. ^ a b Катресс, Ян (1 июня 2016 г.). «AMD анонсирует APU 7-го поколения» . Anandtech.com . Проверено 1 июня, 2016 .
  34. ^ «Radeon Feature Matrix: GCA» .
  35. ^ «Radeon Technologies Group - январь 2016 - Архитектура AMD Polaris» . Guru3d.com .
  36. ^ a b Смит, Райан (5 января 2017 г.). «Тизер архитектуры AMD Vega: более высокий IPC, тайлинг и многое другое, выйдет в первом полугодии 2017 года» . Anandtech.com . Проверено 10 января 2017 года .
  37. ^ WhyCry (24 марта 2016). «AMD подтверждает, что Polaris 10 - это Ellesmere, а Polaris 11 - это Baffin» . VideoCardz . Проверено 8 апреля 2016 года .
  38. ^ "Быстрая установка оборудования для AMD Radeon RX 500 Serie geleakt" . www.3dcenter.org .
  39. ↑ О, Нейт (15 ноября 2018 г.). «Обзор AMD Radeon RX 590 с участием XFX и PowerColor: Polaris Returns (снова)» . anandtech.com . Проверено 24 ноября 2018 года .
  40. ^ Kampman, Джефф (5 января 2017). «Занавес поднимается на архитектуру AMD Vega» . TechReport.com . Проверено 10 января 2017 года .
  41. ^ Shrout, Райан (5 января 2017). «Предварительный просмотр архитектуры графического процессора AMD Vega: переработанная архитектура памяти» . Перспектива ПК . Проверено 10 января 2017 года .
  42. ^ Kampman, Джефф (26 октября 2017). «Обнародованы APU AMD Ryzen 7 2700U и Ryzen 5 2500U» . Techreport.com . Проверено 26 октября 2017 года .
  43. ^ Raevenlord (1 марта 2017). «О рендеринге NVIDIA на основе тайлов» . techPowerUp .
  44. ^ "Vega Teaser: Draw Stream Binning Rasterizer" . Anandtech.com .
  45. ^ «Обнародована Radeon RX Vega: AMD обещает производительность в играх 4K за 499 долларов - Trusted Reviews» . Trustedreviews.com . 31 июля 2017 года.
  46. ^ "Занавес поднимается на архитектуру AMD Vega" . Techreport.com .
  47. ^ Kampman, Джефф (23 января 2018). «Примитивные шейдеры Radeon RX Vega потребуют поддержки API» . Techreport.com . Проверено 29 декабря 2018 года .
  48. ^ «ROCm-OpenCL-Runtime / libUtils.cpp на главном сервере · RadeonOpenCompute / ROCm-OpenCL-Runtime» . github.com . 3 мая 2017 года . Проверено 10 ноября 2018 года .
  49. ^ «Обзор AMD Radeon RX Vega 64 и RX Vega 56: Vega Burning Bright» . Anandtech.com . 14 августа 2017 года . Проверено 16 ноября 2017 года .
  50. ^ «AMD Vega Mobile Lives: Vega Pro 20 и 16 в обновленных MacBook Pro в ноябре» . Anandtech.com . 30 октября 2018 . Проверено 10 ноября 2018 года .
  51. ^ «AMD объявляет о выпуске ускорителей Radeon Instinct MI60 и MI50: на базе 7-нм Vega» . Anandtech.com . 6 ноября 2018 . Проверено 10 ноября 2018 года .
  52. ^ «AMD представляет первый в мире 7-нм игровой графический процессор, обеспечивающий исключительную производительность и невероятные впечатления для геймеров, авторов и энтузиастов» (пресс-релиз). Лас-Вегас, Невада: AMD. 9 января 2019 . Проверено 12 января 2019 года .
  53. ↑ Феррейра, Бруно (16 мая 2017 г.). «APU Ryzen Mobile подходят к ноутбуку рядом с вами» . Технический отчет . Проверено 16 мая 2017 года .
  54. ^ «AMD представляет первые в мире 7-нм графические процессоры для центров обработки данных - движущая сила следующей эры искусственного интеллекта, облачных вычислений и высокопроизводительных вычислений (HPC) | AMD» . AMD.com (пресс-релиз). 6 ноября 2018 . Проверено 10 ноября 2018 года .