 | Эта статья поднимает множество проблем. Пожалуйста, помогите улучшить его или обсудите эти проблемы на странице обсуждения . ( Узнайте, как и когда удалить эти сообщения-шаблоны ) ( Узнайте, как и когда удалить этот шаблон сообщения )
|
Архитектура асинхронного массива простых процессоров ( AsAP ) включает двумерный массив программируемых процессоров пониженной сложности с небольшими блокнотными запоминающими устройствами, соединенных реконфигурируемой ячеистой сетью . AsAP был разработан исследователями из Лаборатории вычислений СБИС (VCL) Калифорнийского университета в Дэвисе и обеспечивает высокую производительность и энергоэффективность при использовании относительно небольшой площади схемы.
Процессоры AsAP хорошо подходят для реализации в будущих технологиях производства и синхронизируются глобально асинхронно локально синхронно (GALS). Отдельные генераторы полностью останавливаются (только утечка) за 9 циклов, когда нет работы, и перезапускаются на полной скорости менее чем за один цикл после того, как работа станет доступной. Чип не требует никаких кварцевых генераторов , фазовой автоподстройки петли , петли задержки автоподстройки , глобальные тактового сигнала , или любой глобальной частоты или сигналы , связанные с фазовыми вообще.
Многопроцессорная архитектура эффективно использует параллелизм на уровне задач во многих сложных приложениях DSP , а также эффективно вычисляет многие большие задачи с использованием мелкозернистого параллелизма.
Ключевые особенности [ править ]
AsAP использует несколько новых ключевых функций, четыре из которых:
- Многопроцессорная архитектура (CMP), разработанная для достижения высокой производительности и низкого энергопотребления для многих приложений DSP.
- Небольшой объем памяти и простая архитектура каждого процессора для достижения высокой энергоэффективности.
- Глобальная асинхронная локально-синхронная (GALS) синхронизация упрощает конструкцию часов , значительно увеличивает простоту масштабирования и может использоваться для дальнейшего снижения рассеиваемой мощности .
- Межпроцессорная связь осуществляется ближайшей соседней сетью, чтобы избежать длинных глобальных проводов и повысить масштабируемость до больших массивов и в передовых технологиях производства. Каждый процессор может получать данные от любых двух соседей и отправлять данные любой комбинации своих четырех соседей.
Чип AsAP 1: 36 процессоров [ править ]
Микросхема, содержащая 36 программируемых процессоров (6x6), была заклеена в мае 2005 года в 0,18 мкм CMOS с использованием технологии синтезированных стандартных ячеек и является полностью функциональной. Процессоры на микросхеме работают с тактовой частотой от 520 МГц до 540 МГц при напряжении 1,8 В, и каждый процессор в среднем рассеивает 32 мВт при выполнении приложений на частоте 475 МГц.
Большинство процессоров работают с тактовой частотой более 600 МГц при напряжении 2,0 В, что делает AsAP одним из самых известных изготовленных процессоров с тактовой частотой (программируемых или непрограммируемых), когда-либо разработанных в университете; он является вторым по величине в опубликованных научных статьях.
При 0,9 В средняя мощность приложения на процессор составляет 2,4 мВт при 116 МГц. Каждый процессор занимает всего 0,66 мм².
Чип AsAP 2: 167 процессоров [ править ]
КМОП 65 нм второго поколения содержит 167 процессоров со специальным быстрым преобразованием Фурье (БПФ), декодером Витерби и процессорами оценки движения видео ; 16 КБ общей памяти; и межпроцессорное соединение на большом расстоянии. Программируемые процессоры могут индивидуально и динамически изменять напряжение питания и тактовую частоту . Чип полностью исправен. Процессоры работают с тактовой частотой до 1,2 ГГц при напряжении 1,3 В, что считается самой высокой тактовой частотой из производимых процессоров, разработанных в любом университете. При 1,2 В они работают на частоте 1,07 ГГц и 47 мВт при 100% активности. При 0,675 В они работают на частоте 66 МГц и 608 мкВт при 100% активности. Эта рабочая точка включает 1 триллион MAC илиарифметико-логический блок (ALU) работает в секунду с рассеиваемой мощностью всего 9,2 Вт. Благодаря архитектуре MIMD и остановке тонкозернистого тактового генератора эта энергоэффективность на одну операцию почти совершенно постоянна для самых разных рабочих нагрузок, что не относится ко многим архитектурам.
Приложения [ править ]
Завершено кодирование многих DSP и общих задач для AsAP. Сопоставленные задачи включают: фильтры, сверточные кодеры , перемежители, сортировку, извлечение квадратного корня, CORDIC sin / cos / arcsin / arccos, умножение матриц , генераторы псевдослучайных чисел, быстрое преобразование Фурье (БПФ) длиной 32–1024, полное k = 7 Декодер Витерби , кодировщик JPEG , полностью совместимый процессор основной полосы частот для передатчика и приемника беспроводной локальной сети IEEE 802.11a / g , а также полный блок сжатия CAVLC для H.264кодировщик. Блоки подключаются напрямую, без каких-либо изменений. Результаты по мощности, пропускной способности и площади обычно во много раз лучше, чем у существующих программируемых процессоров DSP.
Архитектура позволяет четко разделить программирование и межпроцессорную синхронизацию, полностью реализуемую аппаратно. Недавно законченный компилятор C и инструмент автоматического сопоставления еще больше упрощают программирование.
См. Также [ править ]
- Manycore
- Многоядерный процессор
- MIMD
- Параллельные вычисления
Ссылки [ править ]
- Чыонг, декан; Уэйн Х. Ченг; Тинуш Мохсенин; Жии Ю; Энтони Т. Якобсон; Гури Ландж; Майкл Дж. Миувзен; Ань Т. Тран; Чжибинь Сяо; Эрик В. Ворк; Джереми В. Уэбб; Пол В. Мехиа; Беван М. Баас (апрель 2009 г.). «Вычислительная платформа на 167 процессоров в 65 нм CMOS» . Журнал IEEE по твердотельным схемам . 44 (4). Архивировано из оригинала на 2015-06-21.
- Чыонг, декан; Ченг, Уэйн; Мохсенин, Тинуш; Ю, Чжи; Якобсон, Тони; Ландж, Гури; Meeuwsen, Майкл; Ватник, Кристина; Мехиа, Пол; Тран, Ань; Уэбб, Джереми; Работай, Эрик; Сяо, Чжибинь; Баас, Беван М. (июнь 2008 г.). «Вычислительная платформа 65 нм с 167 процессорами, с динамическим напряжением питания для каждого процессора и динамическим масштабированием тактовой частоты» . В Труды IEEE симпозиума по СБИС, 2008 . Гонолулу, штат Гавайи. С. 22–23. Архивировано из оригинала на 2014-12-25.
- Баас, Беван; Ю, Чжи; Meeuwsen, Майкл; Саттари, Омар; Апперсон, Райан; Работай, Эрик; Уэбб, Джереми; Лай, Майкл; Мохсенин, Тинуш; Чыонг, декан; Чунг, Джейсон (март – апрель 2007 г.). «AsAP: многофункциональная многоядерная платформа для приложений DSP» . IEEE Micro . 27 (2). Архивировано из оригинала на 2015-06-25.
- Баас, Беван; Ю, Чжи; Meeuwsen, Майкл; Саттари, Омар; Апперсон, Райан; Работай, Эрик; Уэбб, Джереми; Лай, Майкл; Гурман, Даниэль; Чен, Чи; Чунг, Джейсон; Чыонг, декан; Мохсенин, Тинуш (август 2006 г.). «Аппаратное обеспечение и приложения AsAP: асинхронный массив простых процессоров» . В материалах симпозиума IEEE HotChips по высокопроизводительным микросхемам (HotChips 2006) . Стэнфорд.
- Ю, Чжи; Meeuwsen, Майкл; Апперсон, Райан; Саттари, Омар; Лай, Майкл; Уэбб, Джереми; Работай, Эрик; Мохсенин, Тинуш; Сингх, Мандип; Баас, Беван М. (февраль 2006 г.). «Асинхронный массив простых процессоров для приложений DSP» . В материалах Международной конференции по твердотельным схемам IEEE (ISSCC '06) . Сан-Франциско, Калифорния. стр. 428-429, 663. Архивировано из оригинала на 2014-12-25.
Внешние ссылки [ править ]
- Лаборатория вычислений СБИС, Калифорнийский университет в Дэвисе
- Проект асинхронного массива простых процессоров (AsAP)
- Статья EETimes с описанием AsAP
