Обработчик плитки

Эта статья поднимает множество проблем. Пожалуйста, помогите улучшить его или обсудите эти проблемы на странице обсуждения . ( Узнайте, как и когда удалить эти сообщения-шаблоны )

Похоже, что один из основных авторов этой статьи тесно связан с ее предметом. Может потребоваться очистка для соответствия политике содержания Википедии, особенно с нейтральной точкой зрения . Пожалуйста, обсудите дальше на странице обсуждения . ( Октябрь 2010 г. ) ( Узнайте, как и когда удалить этот шаблон сообщения )

Эта статья предоставляет недостаточный контекст для тех, кто не знаком с предметом . Пожалуйста, помогите улучшить статью , предоставив читателю больше контекста . ( Апрель 2011 г. ) ( Узнайте, как и когда удалить этот шаблон сообщения )

Эта статья нуждается в обновлении . Обновите эту статью, чтобы отразить недавние события или новую доступную информацию. ( Апрель 2017 г. )

Фактическая точность этой статьи может быть нарушена из-за устаревшей информации . Обновите эту статью, чтобы отразить недавние события или новую доступную информацию. ( Апрель 2017 г. )

( Узнайте, как и когда удалить этот шаблон сообщения )

Тайловые процессоры ^[1] представляют собой многоядерные или многоядерные микросхемы, которые содержат одномерные или, чаще, двумерные массивы идентичных тайлов. Каждая плитка содержит вычислительный блок (или механизм обработки, или ЦП), кеши и переключатель. Плитки можно рассматривать как добавление переключателя к каждому ядру, где ядро включает вычислительный блок и кеши.

В типичной конфигурации мозаичного процессора переключатели в каждой из плиток подключены друг к другу с помощью одной или нескольких ячеистых сетей . ^[2] Tilera ПЛИТКА Pro 64 , например, содержит 64 плиток. Каждая из плиток состоит из ЦП, кэшей L1 и L2 и коммутаторов для нескольких ячеистых сетей.

Другие процессоры в мозаичной конфигурации включают микроконтроллеры SEAforth24, Kilocore KC256, XMOS xCORE и некоторые массивы массивов массивов параллельных процессоров .

Ссылки [ править ]

^ «Архитектура Tile Processor ™: встроенное многоядерное решение для сетей и цифрового мультимедиа - Публикация конференции IEEE» . CS1 maint: обескураженный параметр ( ссылка )
^ Wentzlaff, Давид (15 сентября 2007). «Встроенная архитектура межсоединений для плиточного процессора» (PDF) . IEEE Micro. DOI: 10.1109 / MM.2007.89

Эта статья о компьютерах - незавершенная . Вы можете помочь Википедии, расширив ее .

[urlThe_Tile_Processor™_architecture:_Embedded_multicore_for_networking_and_digital_multimedia_-_IEEE_Conference_Publication-1] «Архитектура Tile Processor ™: встроенное многоядерное решение для сетей и цифрового мультимедиа - Публикация конференции IEEE» . CS1 maint: обескураженный параметр ( ссылка )

[2] Wentzlaff, Давид (15 сентября 2007). «Встроенная архитектура межсоединений для плиточного процессора» (PDF) . IEEE Micro. DOI: 10.1109 / MM.2007.89

[1]