 | Эта статья поднимает множество проблем. Пожалуйста, помогите улучшить его или обсудите эти проблемы на странице обсуждения . ( Узнайте, как и когда удалить эти сообщения-шаблоны ) ( Узнайте, как и когда удалить этот шаблон сообщения )
|
Процессор XAP - это архитектура процессора RISC , разработанная Cambridge Consultants с 1994 года. Процессоры XAP представляют собой семейство 16-разрядных и 32-разрядных ядер, все из которых предназначены для использования в интегральных схемах для конкретных приложений или микросхемах ASIC . Процессоры XAP были разработаны для использования в интегральных схемах со смешанными сигналами для датчиков или беспроводных приложений, включая Bluetooth , ZigBee , GPS , RFID или связь ближнего поля.чипсы. Обычно эти интегральные схемы используются в недорогих крупносерийных изделиях с батарейным питанием и низким потреблением энергии. Существуют и другие приложения, в которых процессоры XAP были успешно использованы, например, беспроводные сенсорные сети и медицинские устройства , например слуховые аппараты.
XAP мягкий микропроцессор был реализован в нескольких стилях дизайна на чипе , в том числе Самосинхронной асинхронной схемы , 1-из-4 кодирования , полностью синхронная схема , [1] и FPGA. [2] Это делает его полезным для справедливого сравнения стилей дизайна на кристалле. [1]
История [ править ]
XAP1 [ править ]
Первым процессором XAP был XAP1, разработанный в 1994 году и использовавшийся в ряде проектов ASIC для беспроводных устройств и датчиков в компании Cambridge Consultants. Это был очень маленький 16-разрядный процессор с гарвардской архитектурой с 3000 логическими элементами, 16-разрядной шиной данных и 18-разрядной шиной инструкций, предназначенный для выполнения программ, хранящихся во встроенной постоянной памяти или ПЗУ. Данные и инструкции адресовались каждой отдельной 16-битной адресной шине .
XAP2 [ править ]
Более мощный XAP2 был разработан и использовался с 1999 года. Он также имел гарвардскую архитектуру и 16-битные данные, и он принял более обычную 16-битную ширину инструкций, подходящую для хранения программ во Flash или других внешних запоминающих устройствах. Для больших программ использовалась 24-битная адресная шина для инструкций и 16-битная адресная шина для данных. XAP2 был процессором с 12000 логических элементов с поддержкой прерываний и цепочкой программных инструментов, включая компилятор C и ассемблер XAPASM для его языка ассемблера . XAP2 также использовался в проектах ASIC Cambridge Consultants, а также предоставлялся другим полупроводниковым компаниям в качестве ядра интеллектуальной собственности полупроводников или IP-ядра .
XAP2 был принят тремя производителями полупроводников, которые возникли из Cambridge Consultants: CSR plc (Cambridge Silicon Radio) - основной поставщик микросхем Bluetooth для мобильных телефонов и гарнитур; Ember Corporation - ведущий поставщик чипов ZigBee; и Cyan Technology поставляет XAP2-питание микроконтроллеры . Как следствие, в сочетании с другими лицензиатами и проектами ASIC Cambridge Consultants в настоящее время во всем мире используется более одного миллиарда (1 000 миллионов) процессоров XAP.
XAP3 [ править ]
XAP3 был экспериментальным 32-битным процессором, разработанным Cambridge Consultants в 2003 году. Он был оптимизирован для недорогих, низкоэнергетических реализаций ASIC с использованием современных технологий обработки полупроводников CMOS . Набор инструкций был оптимизирован для GNU GCC для достижения высокой плотности кода. XAP3 был первым из процессоров Cambridge Consultants, в котором использовалась архитектура фон Неймана с логически общим адресным пространством для программ и данных. Физическая программная память может быть флэш- памятью или одноразовым программируемым СППЗУ.или SRAM. Дизайн ASIC был упрощен за счет использования единой памяти, где не было необходимости заранее определять разделение между Программой (инструкциями) и данными во время разработки. Набор инструкций XAP3 с компилятором GCC дает очень высокую плотность кода. Это уменьшило размер программной памяти, что уменьшило стоимость единицы микросхемы и уменьшило потребление энергии.
XAP4 [ править ]
В 2005 году в рамках дальнейших требований проекта появился новый 16-разрядный процессор XAP4, призванный заменить XAP2 с учетом опыта, накопленного в XAP3, и меняющихся требований к проектированию ASIC. XAP4 - это очень маленькое 16-разрядное процессорное ядро с шиной Фон Неймана с 12000 логических элементов, способное адресовать в общей сложности 64 КБ памяти для программ, данных и периферийных устройств. Он предлагает высокую плотность кода в сочетании с хорошей производительностью в районе 50 Dhrystone MIPS при тактовой частоте 80 МГц. XAP4 был разработан для использования в современных приложениях ASIC или микроконтроллеров, способных обрабатывать реальные данные, захваченные аналого-цифровым преобразователем.(ADC) или аналогичные источники. 16-разрядное целочисленное слово процессора поддерживает точность большинства АЦП без дополнительных затрат 32-разрядного процессора. XAP4 также предлагает путь миграции с 8-битных процессоров, таких как 8051 , в приложениях, которым требуется повышенная производительность и размер программы, но которые не могут оправдать стоимость и накладные расходы 32-битного процессора. Регистры XAP4 (все 16-битные): 8 общего назначения, программный счетчик, векторный указатель, флаги, информация, BRKE, 2 точки останова. Инструкции XAP4 бывают 16- и 32-разрядными. Цепочка компиляции XAP4 основана на GNU GCC и Binutils.
XAP5 [ править ]
Разработка расширенной версии этой архитектуры началась в 2006 году и привела к появлению XAP5, о котором было объявлено в июле 2008 года. XAP5 - это 16-разрядный процессор с 24-разрядной адресной шиной, позволяющий запускать программы из памяти размером до 16 МБ. . И XAP4, и XAP5 реализуются с двухэтапным конвейером команд , который максимизирует их производительность при работе на низких частотах. Это адаптировано к требованиям небольших ASIC с низким энергопотреблением, поскольку сводит к минимуму размер аппаратного обеспечения процессора (ядро XAP5 использует 18000 логических элементов) и подходит для схем с относительно медленной синхронизацией для снижения динамического энергопотребления ASIC и запуска программ напрямую Флэш-память или память OTP с медленным временем доступа. Типичные тактовые частоты для XAP5 находятся в диапазоне от 16 до 100 МГц для процесса 0,13.. XAP5 обладает особыми конструктивными особенностями, которые делают его подходящим для выполнения программ из Flash, включая векторный указатель и окно преобразования адресов, которые в совокупности позволяют выполнять программы на месте и перемещать программы независимо от того, где они хранятся в физической памяти. Регистры XAP4 (16 и 24 бит): 8 Общего назначения, Программный счетчик, Указатель вектора, ФЛАГИ, ИНФОРМАЦИЯ, BRKE, 4 Точка останова. Инструкции XAP5 бывают 16-, 32- и 48-битными. Цепочка компиляции XAP5 основана на GNU GCC и Binutils.
XAP6 [ править ]
XAP6 - это 32-битный процессор, выпущенный в 2013 году. Он имеет тот же тип архитектуры загрузки-хранения, что и XAP4 и XAP5, но имеет 32-битные регистры и 32-битные шины для данных и адреса. Реализация XAP6a имеет трехэтапный конвейер команд . Как и все процессоры XAP, XAP6 оптимизирован для обеспечения низкой стоимости, низкого энергопотребления и простой проверки. XAP6 предназначен для небольших ASIC с низким энергопотреблением и минимизирует размер аппаратного обеспечения процессора (ядро XAP6 использует 30 000 гейтов). Регистры XAP6 (все 32-битные): 8 Общего назначения, Программный счетчик, Указатель вектора, Глобальный указатель, ФЛАГИ, ИНФОРМАЦИЯ, BRKE, 4 Точка останова. Инструкции XAP6 бывают 16-, 32- и 48-битными. Цепочка компиляции XAP6 основана на GNU GCC и Binutils.
Особенности [ править ]
XAP4, XAP5 и XAP6 разработаны с использованием RISC- архитектуры загрузки-сохранения, которая дополнена многоцикловыми инструкциями для умножения, деления, копирования / сохранения блоков и входа / выхода функций для максимальной эффективности. Инженеры Cambridge Consultants осознали, что эти процессоры должны запускать операционные системы реального времени, способные обрабатывать упреждающие события и иметь быструю реакцию на прерывания . Следовательно, процессоры спроектированы с поддержкой оборудования и набора инструкций для защищенных программных режимов работы, которые разделяют код пользователя от кода привилегированной операционной системы и кода обработчика прерываний. Аппаратное обеспечение процессора XAP управляет переходами между режимами и стеком вызовов.в ответ на события, и этот подход обеспечивает быструю и детерминированную реакцию на прерывание. Защищенные режимы работы позволяют спроектировать систему на кристалле , которая является безопасной или заслуживающей доверия системой и обеспечивает высокую доступность .
Текущие процессоры XAP разработаны с использованием языка описания оборудования Verilog и представлены в виде кода RTL, готового для логического моделирования и логического синтеза с помощью испытательного стенда . Они поддерживаются инструментами разработки программного обеспечения xIDE от Cambridge Consultants и технологией отладки SIF. Эти процессоры и инструменты обеспечивают функциональную проверку и проверку программного обеспечения, что снижает риск проекта, сокращает сроки и снижает стоимость владения, особенно для разработки программного обеспечения.
Ссылки [ править ]
- ^ a b А. Теодор Маркеттос. «Активные электромагнитные атаки на защищенное оборудование» . 2011 г.
- ^ Филип Линг. «Мягкие сердечники поглощают конструкции» [ постоянная мертвая связь ] . Новая электроника. 2005 г.
Внешние ссылки [ править ]
- Домашняя страница Cambridge Consultants
- Информация XAP от Cambridge Consultants
