Из Википедии, бесплатной энциклопедии
Перейти к навигации Перейти к поиску

В электронике , A вычитатель может быть разработан с использованием того же подхода, что и в сумматоре . Ниже приводится краткое описание процесса двоичного вычитания. Как и в случае с сумматором, в общем случае вычислений для многобитовых чисел, три бита участвуют в выполнении вычитания для каждого бита разницы : minuend ( ), subtrahend ( ) и заимствование из предыдущего (меньше значащая) позиция битового порядка ( ). Выходы - это бит разности ( ) и бит заимствования.. Вычитание лучше всего понять, если учесть, что оба бита вычитания и заимствования имеют отрицательные веса, тогда как биты X и D положительны. Операция, выполняемая вычитателем, заключается в перезаписи (которая может принимать значения -2, -1, 0 или 1) в качестве суммы .

Вычитатели обычно реализуются в двоичном сумматоре за небольшую плату при использовании стандартной нотации дополнения до двух , предоставляя селектор сложения / вычитания для переноса и инвертирования второго операнда.

(определение обозначения дополнения до двух)

Половинный вычитатель [ править ]

Логическая схема для полувычитателя

Полувычитатель - это комбинационная схема, которая используется для вычитания двух битов. Он имеет два входа, minuend и subtrahend, и два выхода, разницу и заимствование . Сигнал заимствования устанавливается, когда вычитателю необходимо заимствовать следующую цифру при многозначном вычитании. То есть когда . Поскольку и являются битами, тогда и только тогда, когда и . Важный момент, о котором стоит упомянуть, заключается в том, что диаграмма половинного вычитателя в сторону орудия, а не потому, что на диаграмме дано

.

Это важное различие, которое необходимо сделать, поскольку само вычитание не является коммутативным , но бит разности вычисляется с использованием элемента XOR, который является коммутативным.

Полувычитатель, использующий только вентиль NAND.

Таблица истинности для полувычитателя:

Используя приведенную выше таблицу и карту Карно , мы находим следующие логические уравнения для и :

.

Следовательно, упрощенная схема полувычитания, преимущественно избегающая пересекающихся трасс, а также отрицательный вентиль:

 X ── XOR ─┬─────── | XY |, равно 0, если X равно Y, в противном случае - 1 ┌──┘ └──┐  Y ─┴─────── И ── заимствовать, равно 1, если Y> X, 0 в противном случае

где строки справа - это выходы, а другие (сверху, снизу или слева) - входы.

Полный вычитатель [ править ]

Полный вычитатель - это комбинационная схема, которая используется для вычитания трех входных битов : minuend , subtrahend и заимствования . Полный вычитатель генерирует два выходных бита: разность и заимствование . устанавливается, когда предыдущая цифра заимствована из . Таким образом, также вычитается, а также вычитается . Или в символах: . Как и половинный вычитатель, полный вычитатель генерирует заимствование, когда ему нужно заимствовать из следующей цифры. Поскольку мы вычитаем и от , заимствование должно быть сгенерировано, когда. Когда генерируется заем, к текущей цифре добавляется 2. (Это аналогично алгоритм вычитания в десятичной системе . Вместо добавления 2, мы добавим 10 , когда мы заимствуем.) Таким образом, .

Таблица истинности для полного вычитателя:

Следовательно, уравнение выглядит так:


См. Также [ править ]

  • Сумматор (электроника)
  • Сумматор с упреждением
  • Сумматор Carry-save
  • Счетная машина
  • Сумматор-вычитатель

Ссылки [ править ]

  • Основы цифровой электроники Элайджа Мванги

Внешние ссылки [ править ]

  • N бит Двоичное сложение или вычитание с использованием одиночной схемы.